EDA软件开发的经典文献与开源项目

EDA（电子设计自动化）软件开发的经典文献和开源项目推荐，涵盖算法、框架和工具链，供您参考：

---

一、经典文献

1. 基础理论与算法

• 《VLSI Physical Design Automation》 (Sadiq M. Sait, Habib Youssef)

  • 涵盖布局布线、分区、时序分析等核心算法。

• 《Algorithmic Aspects of VLSI Layout》 (Sherwani, Naveed)

  • 经典VLSI布局算法，如迷宫布线、 Steiner树等。

• 《Electronic Design Automation for IC Implementation, Circuit Design, and Process Technology》 (Lavagno et al.)

  • 现代EDA全流程技术综述。

2. 时序与优化

• 《Static Timing Analysis for Nanometer Designs》 (J. Bhasker, Rakesh Chadha)

  • 静态时序分析（STA）的权威指南。

• 《Combinatorial Optimization: Algorithms and Complexity》 (Papadimitriou, Steiglitz)

  • 组合优化在EDA中的应用（如逻辑综合、布局）。

3. 开源EDA相关论文

• 《OpenROAD: Toward a Self-Driving, Open-Source Digital Implementation Flow》 (IEEE TCAD, 2021)

  • OpenROAD项目的技术细节。

• 《Yosys: A Framework for Verilog RTL Synthesis》 (Claire Wolf, 2014)

  • Yosys逻辑综合工具的设计理念。

---

二、开源项目

1. 综合（Synthesis）

• Yosys (GitHub)

  • 开源的Verilog RTL综合工具，支持FPGA和ASIC流程。

• ABC (GitHub)

  • 伯克利的逻辑综合与优化工具，常用于学术研究。

2. 布局布线（Place & Route）

• OpenROAD (GitHub)

  • 开源的全流程RTL-to-GDS工具链，支持7nm工艺。

• Qflow (GitHub)

  • 基于Yosys和GrayWolf的自动化RTL-to-GDS流程。

3. 仿真与验证

• Icarus Verilog (GitHub)

  • 轻量级Verilog仿真器。

• Verilator (GitHub)

  • 高性能Verilog/SystemVerilog仿真器，支持转换为C++。

4. 物理设计与分析

• Magic VLSI (GitHub)

  • 经典版图编辑与DRC工具。

• KLayout (官网)

  • 跨平台的版图查看与编辑工具，支持Python脚本。

5. 新兴工具链

• OpenLane (GitHub)

  • 基于OpenROAD的自动化ASIC设计流程。

• Coriolis (GitHub)

  • 法国Lip6实验室开发的全定制版图工具。

6. 硬件描述语言工具

• Chisel/FIRRTL (GitHub)

  • 基于Scala的硬件构建语言，支持高级综合。

---

三、学习资源

1. 书籍

   • 《EDA for IC System Design, Verification, and Testing》 (Lavagno et al.)

2. 课程

   • UC Berkeley EECS 251（EDA算法）

   • MIT 6.374（VLSI系统设计）

3. 社区

   • RISC-V International（开源硬件生态）

   • EDA Wiki（中文EDA技术社区）

---

四、注意事项

• 开源工具局限性：多数开源EDA工具仅支持中小规模设计，工业级流程仍需商业工具（如Cadence/Synopsys）。

• 研究方向：若关注AI在EDA中的应用，可参考DAC/ICCAD近年论文（如Google的《Chip Placement with Deep Reinforcement Learning》）。