【Cadence 17.4教程】----- Gerber文件叠层设置

本文详细介绍了Gerber文件在电路板叠层设置中的重要性,包括各层定义和设置步骤,如TOP、BOTTOM、GND02、PWR03等,以及特殊处理的钻孔层设置。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Gerber文件叠层设置



前言

Gerber文件是一种电路板生产文件,它包含了电路板的各个层面的细节信息,如顶层、底层、丝印层、钻孔层等。Gerber文件通常用于生产电路板时进行制造、检查和维护,因此它们对于电路板制造和测试过程至关重要。


一、Gerber文件叠层

Gerber文件叠层可以归结为布线层、丝印层、阻焊层、钢网层、钻孔层、辅助制造。以四层板为例,文件叠层设置如下:

1.TOP

  • Board Geometry — Design_Outline 板框
  • Etch — Top 走线
  • Pin — Top 焊盘
  • Via Class — Top 过孔

2.BOTTOM

  • Board Geometry — Design_Outline 板框
  • Etch — Bottom 走线
  • Pin — Bottom 焊盘
  • Via Class — Bottom 过孔

3.GND02

  • Board Geometry — Design_Outline 板框
  • Etch — GND02 走线
  • Pin — GND02 焊盘
  • Via Class — GND02 过孔

4.PWR03

  • Board Geometry — Design_Outline 板框
  • Etch — PWR03 走线
  • Pin — PWR03 焊盘
  • Via Class — PWR03 过孔

5.SILKTOP

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Silkscreen_Top 板层丝印
  • Package Geometry — Silkscreen_Top 器件丝印
  • Ref Des — Silkscreen_Top 位号

6.SILKBOT

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Silkscreen_Bottom 板层丝印
  • Package Geometry — Silkscreen_Bottom 器件丝印
  • Ref Des — Silkscreen_Bottom 位号

7.SOLDTOP

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Soldermask_Top 板层阻焊
  • Package Geometry — Soldermask_Top 器件阻焊
  • Pin — Soldermask_Top 焊盘阻焊
  • Via — Soldermask_Top 过孔阻焊

8.SOLDBOT

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Soldermask_Bottom 板层阻焊
  • Package Geometry — Soldermask_Bottom 器件阻焊
  • Pin — Soldermask_Bottom 焊盘阻焊
  • Via — Soldermask_Bottom 过孔阻焊

9.PASTTOP

  • Board Geometry — Design_Outline 板框
  • Package Geometry — Pastemask_Top 器件阻焊
  • Pin — Pastemask_Top 焊盘阻焊

10.PASTBOT

  • Board Geometry — Design_Outline 板框
  • Package Geometry — Pastemask_Bottom 器件阻焊
  • Pin — Pastemask_Bottom 焊盘阻焊

11.DRILL

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Dimension
  • Manufacturing — Ncdrill_Figure 钻孔符
  • Manufacturing — Ncdrill_Legend 钻孔表
  • Manufacturing — Nclegend-1-4

12.ADT

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Silkscreen_Top 板层丝印
  • Package Geometry — Silkscreen_Top 器件丝印
  • Ref Des — Silkscreen_Top 位号
  • Pin — Top 焊盘

13.ADB

  • Board Geometry — Design_Outline 板框
  • Board Geometry — Silkscreen_Bottom 板层丝印
  • Package Geometry — Silkscreen_Bottom 器件丝印
  • Ref Des — Silkscreen_Bottom 位号
  • Pin — Bottom 焊盘

二、设置步骤

这里以TOP为例:

  • 选择菜单栏中的Display,在弹出的下拉框中选择Color/Bisibility…
    在这里插入图片描述
  • 在对话框Color Dialog中先点击Off关闭所有图层,再勾选我们要显示的图层,选择完后点击OK;
    在这里插入图片描述
    在这里插入图片描述
  • 选择完后的显示效果如下
    在这里插入图片描述
  • 接着选择菜单栏中的Manufacture,在弹出的下拉框中选择Artwork
    在这里插入图片描述
  • 可以看到系统默认给我们创建了TOP和BOTTOM层,我们可以选择右键选择Cut删除掉;
    在这里插入图片描述
  • 右键选择Add,命名为TOP即可;
    在这里插入图片描述
  • 点开TOP,可以看到已经把需要的层添加到了TOP里了,其它层也是类似的,重复以上步骤添加就好。
    在这里插入图片描述

三、DRILL层设置

这里的钻孔层添加比较特殊,需要生成孔符图和钻孔表。

  • 首先我们先更新一下孔符图,避免制作封装的时候有相同的孔符图存在,点击菜单栏的Manufacture,选择Drill Customization…
    在这里插入图片描述

  • 在弹出的对话框中,点击Auto generate symbols软件会自动生成钻孔符,再点击Write report file写入文件中,最后点击OK
    在这里插入图片描述

  • 更新完孔符图就可以生成我们的钻孔表了,点击菜单栏中的Manufacture,选择Drill Legend…
    在这里插入图片描述

  • 弹出对话框中,点击OK,即可生成钻孔表;
    在这里插入图片描述

  • 生成的钻孔表如下:
    在这里插入图片描述

  • 接着我们添加DRILL层, 和之前的类似,在Color Dialog中勾选我们要显示的图层,选择完后点击OK;
    在这里插入图片描述

  • 显示效果如下:
    在这里插入图片描述

  • 同样在我们的Artwork中添加DRILL。
    在这里插入图片描述

四、总结

写作不易,如果觉得对你有用,帮忙点赞👍收藏⭐️哦,你的支持会让我有更多动力写下去💪💪💪!商务合作可以私信我哦💌!

Cadence SPB17.4中使用OrCAD进行层次原理图设计是一种有效组织复杂电路设计的方法,尤其适用于大型项目和团队协作。层次原理图通过将整个设计划分为多个子模块来提高可读性和管理效率,每个子模块可以独立开发、测试并最终整合到主设计中。 ### 层次原理图的基本概念 层次原理图主要分为两种类型:**平面型(Flat)层次原理图**与**端口型(Port-based)层次原理图**。前者通常用于简单的模块化设计,其中各个模块之间没有明确的信号流向定义;后者则通过端口定义模块之间的连接关系,更适合于需要清晰定义接口的情况[^1]。 ### 创建层次原理图的步骤 1. **创建子模块图纸** - 在OrCAD Capture中新建一个或多个原理图文件作为子模块。 - 每个子模块应包含其功能所需的全部元件及其连接关系。 2. **定义模块接口** - 对于Port-Based层次原理图,在每个子模块图纸上放置输入/输出端口(I/O Port),这些端口代表了该模块与其他模块之间的电气连接点。 - 确保所有外部连接都通过端口实现,并且命名一致以便后续连接。 3. **构建顶层原理图** - 新建一张原理图作为顶层图。 - 使用Place > Hierarchical Block工具从已有的子模块图纸生成层级块(Hierarchical Block)。此操作会自动提取子模块中的端口信息以形成层级块上的引脚。 - 将生成的层级块放置于顶层图中,并根据实际需求调整位置及大小。 4. **连接层级块** - 利用导线或者网络标签(Net Label)等方式,在顶层图中完成不同层级块间的互连。 - 注意保持网络名称的一致性,确保正确的电气连接。 5. **执行DRC检查** - 完成层次原理图的设计后,利用OrCAD提供的DRC(Design Rule Check)功能对整个设计进行规则检查,包括但不限于未连接的引脚、重复的网络名等问题[^2]。 - 根据DRC报告修正错误,保证设计完整性。 6. **生成网表** - 当确认无误后,可以从顶层原理图出发生成整个项目的网表文件,供PCB布局阶段使用。 ### 教程示例 以下是一个简化的Python脚本示例,模拟了如何自动化处理OrCAD项目中的某些任务,比如批量创建层级块: ```python import os def create_hierarchical_blocks(project_path, sub_schematics): """ Simulates the creation of hierarchical blocks from given sub-schematics. :param project_path: Path to the OrCAD project directory :param sub_schematics: List of sub-schematic names to be converted into hierarchical blocks """ for schematic in sub_schematics: block_name = os.path.splitext(schematic)[0] print(f"Creating hierarchical block '{block_name}' from '{schematic}'...") # Here would go the actual API calls or command executions # to generate the hierarchical block within the OrCAD environment. # Example usage project_dir = "C:/Projects/MyCircuit" sub_schematics_list = ["PowerSupply.sch", "Amplifier.sch", "ControlUnit.sch"] create_hierarchical_blocks(project_dir, sub_schematics_list) ``` 请注意,上述代码仅用于演示目的,并不代表真实的OrCAD API交互方式。实际应用中可能需要依赖特定的API库或脚本语言支持。 ### 结论 采用层次原理图设计方法能够显著提升复杂电路设计的工作效率与质量。无论是选择平面型还是端口型层次结构,关键在于合理规划模块划分以及准确地定义各模块间的数据交换机制。此外,定期执行DRC检查对于维护设计的正确性至关重要[^2]。
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

没羽箭·寒山外

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值