55、软硬件栈中的近似计算技术解析

最新推荐文章于 2025-10-09 15:37:01 发布

z2a3b4c5d

最新推荐文章于 2025-10-09 15:37:01 发布

阅读量33

点赞数

CC 4.0 BY-SA版权

分类专栏：多核计算：硬件与软件的协同进化文章标签：近似计算软硬件栈精度可配置性

本文链接：https://blog.youkuaiyun.com/z2a3b4c5d/article/details/149384048

61 篇文章 ¥499.90

订阅专栏¥69.90

近似概率分析可通过假设所有组件相互独立，且所有中间输入近似均匀分布来进行。累积误差值的概率质量函数（PMF）是各个组件PMF的卷积。这种方法能得到较好的近似结果。误差PMF是计算各种误差度量（如均方误差MSE、中位数误差MED、总体误差概率）的主要函数。

由于不同应用，甚至同一应用的不同功能或执行阶段对精度的要求可能不同，因此可能需要在应用运行时配置近似模块。许多加法器和乘法器都设计有集成的误差检测（ED）和校正单元。

一些近似加法器和乘法器集成了误差检测和校正（EDC）功能。但当数据路径变大时，EDC带来的累积开销会变得显著，从而削弱近似计算（AC）的优势。为降低此开销，提出了综合误差校正（CEC）方案。该方案为所有组件实现ED，并使用这些ED信号为一组组件实现共同的CEC。组件分组越多，面积和速度提升越大。

例如，图20.7展示了一个由基于块的加法器构成的加速器示例，为包含八个加法器的电路实现了CEC。这种设计能简化的原因是基于块的加法器的误差取决于进位链截断的位置，可达到特定值，ED信号可根据其位置直接确定误差值。该设计在速度和面积方面比传统EDC设计更高效。

graph LR
    classDef process fill:#E5F6FF,stroke:#73A6FF,stroke-width:2px

    A(八个近似加法器电路):::process --> B(CEC实现)::