详解Xilinx FPGA高速串行收发器GTX/GTP（4）--TX/RX接口的数据位宽和时钟设计

已于 2024-08-09 16:33:45 修改
阅读量1.9k 收藏 9
点赞数 7
分类专栏： FPGA接口与协议 文章标签： fpga开发 GTX GTP 高速收发器 SerDes Xilinx FPGA
于 2024-08-08 10:10:16 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wuzhikaidetb/article/details/141019038
版权

目录

1、时钟设计

2、TX接口

3、接口位宽与时钟的关系

4、时钟来源方案

5、TX端内部的时钟分频设计

6、RX接口

          文章总目录点这里：《FPGA接口与协议》专栏的说明与导航

1、时钟设计

        GT收发器内部比较复杂，所使用的时钟不止一个。其中比较主要的时钟有两个，架构示意图如下：

  • TXUSRCLK2：这个时钟是和FPGA逻辑交互的时钟，FPGA要通过GT收发器发出的数据都工作在这个时钟下

  • TXUSRCLK：这个时钟是GT收发器内部数字逻辑所使用的工作时钟

image-20240806165344958

   

了解本专栏 订阅专栏 解锁全文 超级会员免费看
详解Xilinx FPGA高速串行收发器GTX/GTP（11）--详解GTX的示例工程
孤独的单刀
08-13 1716
详解Xilinx FPGA高速串行收发器GTX/GTP（11）--详解GTX的示例工程
详解Xilinx FPGA高速串行收发器GTX/GTP（3）--GTX的时钟架构
孤独的单刀
08-04 2525
详解Xilinx FPGA高速串行收发器GTX/GTP（3）--GTX的时钟架构
xilinx GTX 时钟详解
qq_36613247的博客
03-15 3683
GTX/GTH Transmitter包括一个TX缓冲器和一个TX相位校准电路，以解决XCLK和TXUSRCLK域之间的相位差异。所有的TX数据路径必须使用TX缓冲器或TX相位对准电路。GTX/GTH收发器的TX数据通路有两个用于PCS的内部并行时钟域：PMA并行时钟域（XCLK）和TXUSRCLK域。RX/TXPLLREFCLK：选中，RX/TXOUTCLK由参考时钟生成，否则选择合适的RX/TXOUTCLK。下面一堆选项具体配置可看图。Tx off: 选择此选项将禁用收发器的TX路径。
沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第三章 GTP的时钟结构
滄海的博客
07-30 8149
第三章 GTP的时钟结构 每个功能模块，缺啥都不能缺时钟，对于高速串行接口，更是如此，而且它还需要专用时钟，如下图白框所标注的就是输入时钟，剩余17个时钟则是根据输入时钟及IP核的配置产生的输出时钟，很多吧。我们可以简单的分为两大类五小类，两大类自然是三个输入，17个输出，五小类就包括一是板卡系统时钟、二是高速串行接口专业时钟、三是共享时钟源、四是高速串行发送模块产生的时钟、五是高速串行接收模块产生的时钟。 我们先看输入时钟，我们在IP核配置时候就要选择与我们板卡所用时钟相适应的频率。差分时钟...
XILINX FPGA高速收发器（GT）
m0_52889836的博客
12-30 3238
xilinx的7系列FPGA根据不同的器件类型，集成了GTP、GTX、GTH、GTZ四种串行高速收发器，可以支持多种协议如PCI Express，SATA，JESD204B等。四种收发器主要区别是支持的线速率不同，下图可以说明在7系列里面器件类型和支持的收发器类型以及最大的收发器数量。GT支持的使用场景如下：GT以硬核的形式集成在FPGA芯片中。其中，一个GT称为一个channel，四个GT组成一组称为Quad，如下图所示，一共四个Quad，16个GT。
FPGA基础知识26(xilinx 高速收发器系列：Xilinx 7 系列的时钟资源（3）)
时间的诗
08-01 3236
来自：http://xilinx.eetrend.com/blog/9764   随着高速互联应用增多，FPGA的高速接口提供了很多互联接口，如DP、SRIO、PCI-E等。这些协议实现的基础都是FPGA底层的高速硬核，GTP、GTX、GTH等。本小结关注一下xilinx为高速IO提供的时钟资源有哪些。 提到高速IO的时钟，我们首先看一下参考时钟，大家都知道参考时钟的抖动指标对HSIO的可靠...
沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第二章 GTP/GTX概述
滄海的博客
07-30 6985
第二章 GTP/GTX概述 上一章是个引子，涉及到GTP的少之又少，这章算是正式踏上我们对GTP的征途。本章的主要解决如下三个问题 为什么！为什么？接口信号那么多？？？ GTP的硬核长什么模样？ GTP核的程序是个什么样的架构？ 第一部分：为什么！为什么？接口信号那么多？？？ 看下图是我对GTP核的例化，为了不让截图太长，我中间还隐藏了些，大概有100多行吧。而且啊，这还只是一通道，我们可以最多例化四通道呢，那代码长度可想而知。 我上章说了，直接控制6个信...
Xilinx高速转发接口基本知识
斌赋的博客
07-08 778
本文主要介绍串行高速收发器的一些基本概念，为后续使用Aurora和CMAC IP打好基础。
详解Xilinx FPGA高速串行收发器GTX/GTP（9）--TX/RX通道
孤独的单刀
08-12 1991
详解Xilinx FPGA高速串行收发器GTX/GTP（9）--TX/RX通道
Xilinx FPGA收发器参考时钟设计应用
ltqdxl的博客
08-10 2279
引言：晶振是数字电路设计中非常重要的器件，时钟的相位噪声、频率稳定性等特性对产品性能影响很大。本文基于可编程晶振SI570，就Xilinx FPGA收发器输入参考时钟的硬件设计及FPGA软件设计给出设计案例，供大家参考。通过本文，可以了解到：Xilinx FPGA收发器参考时钟设计要点可编程晶振SI570设计方法。...
FPGA - Xilinx系列高速收发器---GTX
博客
05-14 8203
（9）IP核生成完成打开官方Example DesignGT高速收发器的IP Example已经具有相当完备的功能，但是GT IP 核端口信号非常多，乱七八糟的信号也多，可以使用官方的文件封装 一个非常简洁明了、看着非常舒服的用户端信号出来如下图：修改gtwizard_0_exdes.v文件，加入用户端接受和发送相关信号就实现上述框架！
FPGA——可调时时钟设计（verilog）
szsfate的博客
12-07 8258
可调时时钟 verilog模块1、该设计的主要点在于调整信号的产生，即按键的处理。在100khz的时钟下，产生按键前后的变化信号，此方法可代替检测按键边沿信号并消抖的模式。//-------------------------生成调整信号----------------------------- wire hour_adj ; wire sec_adj ; wire m
详解Xilinx GTP结构原理以及gtwizard IP的使用并下板验证
主要分享学习中的知识和遇到的问题
08-26 3132
Xilinx的GT系列是在高速SerDes的基础上，增加了其他模块，如8b/10b编解码、预加载、PCIE协议控制等(具体可以看Xilinx相关文档，如ug476、ug482)形成的一个高速串行收发器，GT是Gigabit Transceiver的意思，它是实现当下一些高速串行接口的基础：如PCIe、RapidIO等。
GT收发器第五篇_TXUSRCLK和TXUSRCLK2
m0_56222647的博客
03-29 1万+
FPGA的TX接口是FPGA与GTX/GTH收发器TX数据路径的通道。应用程序通过在TXUSRCLK2的上升沿写入数据到TXDATA端口来通过GTX/GTH收发器传输数据。端口的宽度可以配置为两个、四个或八个字节宽。端口的实际宽度取决于TX_DATA_WIDTH和TX_INT_DATAWIDTH属性以及TX8B10BEN端口设置。端口宽度可以是16、20、32、40、64和80位。接口上的并行时钟（TXUSRCLK2）的速率由TX线速率、TXDATA端口的宽度以及是否启用8B/10B编码来确定。
XILINX FPGA高速串行接口GTX
最新发布
HackEle的博客
08-27 1526
关注、星标公众号，精彩内容每日送达 来源：网络素材吉比特收发器（MGT）是吉比特级串行器/解串器（SERDES）的别名。赛灵思7系列FPGA内部集成了能实现高速数据收发RocketI/O模块，采用了CML高速电平逻辑、CDR、线路编码（8B／10B）和预加重等技术的RocketI/O硬核模块，可极大地减小时钟扭曲、信号衰减和线路噪声对接收性能的影响，从而使传输速率进一步提高，可用于实现吉比特以太网...
XILINX GTX/GTP 使用小结
热门推荐
漫步的博客
06-07 4万+
XILINX GTX/GTP 使用小结来源: EETOP 赛灵思（Xilinx） 社区1.XILINX GTX介绍GTX是Virtex系列 FPGA上的低功耗吉比特收发器，在V6芯片上GTX工作带宽范围是750Mb/s到6.6Gb/s，支持收发双向，且收发双向独立。GTX接收和发送方向均由PMA和PCS两部分组成，PCS提供丰富的物理编码层特性，如8b/10b编码等；PMA部分为模拟电路，提供高性...
xilinx器件系统时钟接在GTX时钟问题解决
u010622167的博客
11-06 3432
xilinx A7器件，第一次遇到由GTX时钟做系统时钟，尝试输入MMCM产生其他时钟，遇到问题，记录下解决过程。
Xilinx GTX/GTH时钟篇（7系列）
qq_38820283的博客
08-18 1万+
Xilinx GTX/GTH时钟篇（7系列） 时钟选择是整个GTX使用的重点，通常调试出现问题很多原因都是出现在时钟方面。这个章节描述GTH时钟的重点内容。 GTH可以使用相邻QUAD的参考时钟，如下图所示QUAD2可以使用QUAD1和QUAD3的参考时钟。 一个QUAD的时钟系统如下图所示。 时钟的独立性：TX/RX的时钟独立，channel 时钟的独立，QUAD时钟的独立。 时钟的可选择性...
xilinx fpga ultrascale 器件GTX参考时钟注意点
jingjiankai5228的博客
08-29 1260
FPGA GTX
Xilinx FPGA高速串行收发器：GTP/GTX技术与应用突破
高速串行收发器，尤其是结合了GTP（可能指的是Gigabit Transceiver，吉比特收发器）和GTX（可能是Gigabit Transceiver eXtension，增强型吉比特收发器）技术的解决方案，对于提升系统性能、降低成本、简化设计、优化...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值