Petalinux下SATA接口设计

本文介绍了如何在Petalinux下进行Zynq UltraScale+ MPSOC的SATA接口设计,包括数据接口的选择配置、时钟设置,以及针对硬件设计中的调线处理。在Step1中,通过PCW选择了GT Lane3作为SATA接口。Step2中,配置了125MHz的SATA参考时钟。在硬件调线部分,讨论了如何处理RX PN翻转的问题,并提到可通过修改寄存器解决。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

Zynq UltraScale+ MPSOC在PS侧扩展了PS-GTR接口,可以灵活的支持PCIe、SATA和USB3.0连接。我们在自己开发的板卡上支持了SATA数据接口。

Step1:SATA数据接口

根据实际板卡设计,在PCW(Processor System Configuration Wizard)中选择SATA对应的物理连接,例如,我们的板卡中,SATA接口使用了GT Lane3,这里,我们在PCW中选择GT Lane3。
GT Lane设置

Step2:SATA时钟

根据Xilinx UG1085,SATA的参考时钟可以是125MHz或者150MHz,我们的定制板卡上采用的时钟为125MHz。PCW中,按照板卡的使用时钟源进行配置:
参考时钟

Know-How:硬件设计调线处理

有些板卡中,为了方便PCB的Layout,设计中进行了调线。例如,将PS-GTR的RX的PN进行了翻转。针对这种情况,可以在PS-GTR中进行对应的寄存器设置。在Xilinx UG1087(Zynq UltraScale+ MPSOC Register Reference)中,列出了PS-GTR的寄存器。比较遗憾的是,Xilinx没有给出pdf版本的文档,采用的是Web页面形式。
例如,硬件设计中,如果GTR的RX的PN接反,可以通过修改寄存器的方式将PN进行翻转。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值