31、数字电路测试技术详解

数字电路测试技术详解

1. 数字电路测试概述

随着数字集成电路规模的不断增大，传统基于故障模型的自动测试模式生成（ATPG）方法的实用性逐渐降低。对于包含深埋在电路内部的锁存器/触发器的电路，由于对这些电路元件的可控性和可观测性较差，推导有效的ATPG程序通常被认为是不切实际的。因此，在电路设计阶段就考虑测试性变得越来越重要，应将组合部分和时序元件的测试分开进行。

2. 存储器和可编程逻辑器件的测试

2.1 可编程逻辑器件的范围

可编程逻辑器件广义上包括随机存取存储器（RAM）、只读存储器（ROM）、可编程逻辑阵列（PLA）、复杂可编程逻辑器件（CPLD）等。这些器件的内部架构具有规则结构，因此可以较容易地定义其可能出现的内部故障。

2.2 随机存取存储器（RAM）测试

2.2.1 RAM测试的基本问题

RAM测试的根本问题在于，在正常操作期间，RAM阵列中的每个存储位置都可能需要存储逻辑0或逻辑1，并且存储的0和1模式在系统正常运行时是完全可变的。因此，主要问题是根据器件结构设计一系列测试，这些测试既不能过长，又要覆盖最可能出现的故障类型。常见的故障类型如下表所示：
|故障类型|描述|
| ---- | ---- |
|位 stuck-at 故障|一个或多个存储位固定为 0 或 1|
|耦合故障|一个单元的状态变化错误地导致另一个（通常是相邻）单元的状态变化|
|桥接故障|相邻单元之间的桥接导致其存储输出的逻辑与或逻辑或|
|解码器故障|解码器故障导致寻址额外的行（列）或错误的行（列）|
|其他故障|如位线之间的驱