20、集成电路设计与仿真全解析

集成电路设计与仿真全解析

1. 设计数据的验证

在使用后续制造的每个掩膜版图之前,可以请求打印该版图,可能是实际尺寸的 100 倍。这些打印件可作为可视化检查工具,确保在数据传输过程中没有出现重大错误,例如使用了不完整或错误的磁带。这些打印件可能被称为“色键”或“反推图”,并且可以是透明的,以便将多个打印件叠放在一起,快速检查对齐情况等。

2. 测试程序的制定

在前端设计活动中,必须考虑如何对最终的集成电路进行测试。随着电路规模和复杂性的增加,这一点变得至关重要。例如,当电路的门数超过 5000 时,就需要采用特殊的方法来简化测试任务。

测试问题之所以复杂,主要有以下两个因素:
- 测试点有限 :在正常测试条件下,只能使用集成电路的输入和输出引脚进行测试,无法对电路内部节点进行探测。
- 测试时间受限 :进行可接受的生产测试程序的时间是有限的。

以一个简单的 16 位累加器集成电路为例,它可以对累加器中已有的 16 位数字进行加或减 16 位输入数字的操作。该电路总共有 19 个输入信号(16 位加上 3 个控制信号),还有 16 个内部锁存器。因此,可应用的不同输入组合数量为 (2^{19}),累加器中可能存储的不同输入数字数量为 (2^{16})。这意味着这个简单电路总共有 (2^{19} \times 2^{16} = 2^{35} = 34359738368) 种不同的逻辑状态。理论上,要对这个电路进行全面测试,需要超过 (34\times10^{9}) 个输入测试向量。如果以每秒一百万个的速率施加测试向量,完成测试几乎需要十个小时。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值