18、数字电路设计中的功能与门级综合及物理设计

数字电路设计中的功能与门级综合及物理设计

1. 功能与门级综合

在数字电路设计里，与行为级和架构级不同，功能与门级需要引入最终电路实现的具体结构。这涉及到实际用于最终硅片设计的门和其他宏的类型，而非行为级可能抽象的构建模块。

对于超大规模集成电路（VLSI），此级别最常见的综合过程是手动划分架构级的每个模块，直至能用可用的门或宏级别来描述。这个过程通常不涉及特定的计算机辅助设计（CAD）综合工具，但仿真至关重要。此设计级别主要的CAD资源用于：
- 电路门的原理图组装（原理图捕获）
- 仿真，而非综合

大多数CAD/CAE供应商的软件都涵盖这一领域，因为这是其可用单元库正式引入自顶向下设计流程的第一个级别。

1.1 寄存器传输语言（RTL）模型

可以使用比硬件描述语言（HDL）稍低层次的CAD模型——寄存器传输语言（RTL）模型来描述所需系统。它是一种数据流类型的模型，能比抽象的HDL功能建模更详细地描述硬件模块。RTL模型可能独立于供应商，也可能不独立，它是目前能在硬件加速器中进行仿真的最高级别建模。在数字系统建模中，HDL和RTL的使用存在重叠区域，各自的支持者都认为只需进一步开发其中一种来覆盖从门级以上的所有层次。一般来说，RTL主要针对硬件，而HDL更通用和抽象，不依赖于特定供应商的库部件。

RTL模型表示可用于综合目的，尝试设计变体或简化，但它仍是一种建模工具，而非真正的综合工具。

1.2 功能与门级设计的综合工具

对于功能与门级设计，有一些真正的综合工具。这些工具在可编程逻辑器件（PLD）的专有CAD资源中尤为突出，因为通常会着重优化和最小化