【FPGA笔记系列14】秒表电路之数码管显示部分

秒表电路设计

根据秒表电路的功能需求， 考虑硬件电路原理， 可以将程序分为两个子模块： 秒表计数模块（watch_counter） 及数码管显示模块（seg_disp） 。 两个模块的连接关系如图 8-2 所示。其中 dec2seg、 keyshape 分别为两个功能相对独立的子模块， dec2seg 用于完成段码的编码，keyshape 用于完成按键消抖功能。

秒表计数模块（watch_counter） 用于产生 4 路 4 比特位宽的时钟计数信号， 分别表示十分之一秒（second_div）、 秒的个位（second_low）、 秒的十位（second_high）、 分的个位（minute）。

数码管显示模块（seg_disp） 用于显示 4 路 4 比特位宽的数据， 即将送入的 4 路信号分别以数字符号的形式显示在 4 个数码管上。

seg_disp 仅用于显示功能， 因此可以设计成通用的电路模块， 用户需要在某个数码管显示某个数字， 只需在对应的输入端接入相应的 4 比特信号