【FPGA笔记系列1】LED流水灯

最新推荐文章于 2025-07-30 16:22:50 发布
最新推荐文章于 2025-07-30 16:22:50 发布
阅读量192 收藏
点赞数 1
CC 4.0 BY-SA版权
分类专栏： FPGA_Notes 文章标签： fpga开发 LED 高云 CGD100 流水灯
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wlwdecs_dn/article/details/128673272
这篇博客介绍了使用FPGA进行LED流水灯设计的基础步骤，包括时钟和LED的原理图设计，按键的原理图说明，以及Verilog代码和管脚约束文件的使用，最后提供了下载资源。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

时钟和LED原理图，LED高电平导通

在这里插入图片描述

在这里插入图片描述

按键原理图，按下低电平

在这里插入图片描述

在这里插入图片描述

在这里插入图片描述

Verilog代码

module waterlight
了解本专栏 订阅专栏 解锁全文 超级会员免费看
【FPGA笔记系列12】流水灯的核心之计数器
业精于勤，荒于嬉
03-14 168
首先，做一个计数器生成clk_light时钟，再用clk_light时钟驱动一个8进制(有8个灯)的计数器，根据8进制计数器的状态控制灯。50MHz的时钟，即5000_0000，那么8000_0000的计数器就是1.6s。灯每0.2s更换一次，如何更方便地更改灯改变的频率？
FPGA 学习笔记：Verilog 实现LED流水灯控制
坚韧与专注
08-27 4991
FPGA 学习笔记：Verilog 实现LED流水灯控制
FPGA的verilog关于多路选择器（2选1）的设计
FPGAFPGAfpga的博客
08-12 3916
做一个2选1的多路选择器。也就是有两个输入信号，选一个作为输出。本项目当中，控制选择信号sel为高电平时，输出信号1；sel为低电平时，输出信号2。
FPGA实现LED流水灯
m0_74749526的博客
04-14 961
本次实验学习了Verilog硬件描述语言的基本语法和模块化设计方法，学习使用计数器实现定时功能，并通过状态机控制LED流水灯的效果，计数器用于实现1秒的定时状态，状态机用于控制LED灯的状态切换，代码编写完成后在DE2-115开发板上下载烧录程序，实现“跑马灯”效果，不仅加深了对Verilog语言的理解，还培养了硬件设计的规范化思维。
FPGA实战学习笔记（一）：LED流水灯设计
alei13的博客
05-31 4625
入门实现了一个流水灯效果，每隔0.5秒 LED 的状态会向左移动一位
FPGA移位操作实现LED流水灯
weixin_46799775的博客
03-10 766
使用移位操作在ZYNQ开发板上实现LED流水灯， Led
【FPGA学习笔记01】点灯之流水灯
咸鱼瘫
03-21 740
FPGA编写流水灯
基于ZYNQ-7000系列的FPGA学习笔记4——流水灯
weixin_67907028的博客
12-01 1421
记录FPGA开发流水灯的整个流程，包括硬件设计、波形图绘制，代码实现和仿真等
FPGA学习笔记——流水灯和循环流水灯
ZHP_love_ATT的博客
12-10 369
想要实现循环流水灯，需要再左移流水灯代码上增加一个计数器和一个case语句。因为我的开发板上只有4个LED灯，这里的计数器计数到5就可以了，根据想要从左还是从右开始循环，再case语句中给led赋值，就可以实现循环流水灯。根据visio图可以定义输入变量和输出变量，我这里是用一个1s定时器，和一个循环左移来输出led的。如果想要实现更快的左移流水灯，可以定义写一个更短的定时器来输出led。这就是我学习流水灯的笔记。
小梅哥Xilinx FPGA学习笔记4——流水灯
m0_51430584的博客
11-13 925
1.学习板上晶振为 50MHz，也就是说时钟周期为 20ns，这样可以计算得出 500ms =500_000_000ns/20ns = 25_000_000，即需要计数器计数 25_000_000 次，也就是需要一个至少25 位的计数器（225>25_000_000>224）。且每当计数次数达到需要清零并重新计数。2.可以用"位拼接"{led[6:0,led[7]]}对led进程进行改写；if(!Reset_n)//以下两种写法都可以。
FPGA实现CameraLink视频解码转SRIO与DSP交互，FPGA+DSP多核异构图像处理架构，提供2套工程源码和技术支持
qq_41667729的博客
07-30 807
FPGA实现CameraLink视频解码转SRIO与DSP交互，FPGA+DSP多核异构图像处理架构，提供2套工程源码和技术支持
CH347使用笔记：CH347作为FPGA下载器的几种方式
最新发布
qq_43010294的博客
07-30 430
CH347是一款高速USB转接芯片，支持异步串口、I2C、SPI、JTAG等多种接口。文章介绍了使用CH347下载FPGA程序的三种方法
FPGA(或者数字电路)中组合逻辑和时序逻辑是怎么划分的
dong6016的博客
07-30 155
在FPGA中，组合逻辑是哪些没有触发器作为存储单元的电路。LUT查找表就是组合逻辑电路，无时钟信号参与。加法器，逻辑门，多路选择器，译码器。输出依赖于当前输入，还依赖于过去。触发器，寄存器，计数器，状态机。
给 Zynq FPGA 插上树莓派摄像头的翅膀
OpenFPGA的博客
07-28 450
验证了 ENABLE 信号可以与 Zybo-Z7 的 3.3V 信号配合使用。在FPGA做图像处理时，选择一款便宜、好用的摄像头很难，主要是这个圈子太小了，配件没办法通过销量将成本均摊下来，今天就介绍一个将树莓派摄像头与 Zynq FPGA “联姻” 的创意项目。MIPI 信号解析：在 Zynq 的 PL（可编程逻辑）部分编写 Verilog 代码，实现 MIPI - CSI - 2 协议的解析。成本优势：相比专用的 FPGA 摄像头模块（动辄数百元），树莓派摄像头仅需几十元，大幅降低了开发门槛。
【PZ7020-StarLite 入门级开发板】——FPGA 开发的理想起点，入门与工业场景的双重优选
hongying321的博客
07-30 302
PZ7020-StarLite开发板是璞致电子专为FPGA/嵌入式初学者设计的入门级开发工具。采用Xilinx ZYNQ XC7Z020主控，配备双核ARM Cortex-A9和85K逻辑单元，支持512MB DDR3内存。开发板集成了双千兆网口、HDMI、USB等接口，提供2个40P扩展口便于功能扩展。特色包括支持PYNQ框架简化FPGA开发，提供递进式学习资源，以及配套AD/DA、双目摄像头等多种应用方案。90x60mm紧凑设计，开箱即用，适合零基础工程师从基础实验到系统开发的平滑过渡。
labview控制软件开发
unicrom的博客
07-30 850
LabVIEW在控制软件开发中具有显著优势，其图形化编程和丰富硬件支持极大提升开发效率。核心优势包括直观的G语言编程、强大的硬件集成（支持DAQ、工业总线、FPGA等）、丰富的算法库及灵活部署能力。开发流程涵盖需求分析、硬件选型、软件架构设计、控制算法实现、人机界面开发及测试部署。关键注意事项包括确保实时性、规范错误处理、优化性能、提高代码可读性及保障系统安全性。NI的硬件平台（如cRIO、PXI）与LabVIEW结合可构建高性能控制系统。遵循模块化设计、状态机模式等最佳实践是开发成功的关键。
京微齐力系列FPGA---- Debugware IP核使用教程！！！
weixin_49780322的博客
07-29 259
设置完成之后，选择 Finish，完成 Debugware IP 核的配置；②处设置抓取信号深度，默认选择 512，也可自定义配置，推荐 1024，沿自定义，Arithm：支持数字信号触发，可设置 0 或 1，用户自定义。图代码，例化到自己需要抓取的代码中，trig_out_0:此信号方向输。③处为开始信号，点击 3 处，信号波形触发后显示在 wave 界面，3。径，默认即可，④是语言和器件型号确认，确认无误，点击 NETX 进。名称，一般保持默认即可，也可自定义修改，③是 IP 当前源文件路。
波形发生器AWG的FPGA设计方案及代码
whm128的博客
07-29 65
摘要：本文介绍了一种基于FPGA和STM32的智能波形发生器设计方案。系统采用模块化架构，FPGA负责波形生成核心功能，包括DDS模块、RAM存储和串口通信；STM32作为控制核心处理用户交互；串口屏和上位机提供可视化操作界面。系统支持四种标准波形输出和自定义波形写入，通过串口协议实现数据传输和控制。FPGA使用双口RAM存储波形数据，采用125MHz时钟驱动DAC输出；STM32通过串口与FPGA及人机界面通信；上位机程序采用PyQt5开发，支持波形文件导入和校验。该系统解决了传统信号发生器灵活性不足的问
20250726让荣品的PRO-RK3566开发板使用TF卡启动
南岭笑笑生之家
07-26 257
为升级荣品PRO-RK3566开发板的FPGA程序，制作了TF卡启动卡以避免电量计导致的自动关机问题。使用SDK自带的SDDiskTool_v1.76工具写入系统镜像，建议先用SDCardFormatter格式化TF卡。制作完成后会出现无法打开的Linux分区（如ext4/swap格式），在Windows系统下无法识别属正常现象。该启动卡可引导系统进入Buildroot/Linux环境而非关机状态。
【PZ-ZU7EV-KFB】——ZYNQ UltraScale + ZU7EV开发板ARM/FPGA异构计算开发平台，赋能多域智能硬件创新
hongying321的博客
07-24 1095
摘要：PZ-ZU7EV-KFB开发板基于Xilinx ZYNQ UltraScale+ XCZU7EV处理器，集成4核A53+2核R5+GPU+FPGA异构架构，支持4K视频处理与工业控制。具备504K逻辑单元、8GB DDR4内存及丰富接口（HDMI/MIPI/SFP/PCIE等），配套全栈开发工具和100+例程。通过FMC-HPC接口扩展，适用于机器视觉、工业控制、电力监测等场景，具有-40~85℃工业级可靠性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

codersnote

对学生党 赞赏是鼓励也是鞭策！

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值