AD学习笔记(五)原理图编译规则

文章讲述了在原理图设计中需要注意的三个关键问题:位号不能重复,避免网络悬浮,以及检查单端网络。通过设置错误提示为致命错误,可以在编译时及时发现并解决这些问题。对于单端网络,如果是故意设计的,则可以使用通用NoERC标号表明。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

一、位号的重复

在一张原理图上,每个元件分别对应一个位号,如果同一个位号对应两个甚至多个元件,就会造成原理图混乱,因此我们要设置明显的报错提示。假如我们同时设置两个C2,就会有红色波浪线提醒我们错误。

在这里插入图片描述

点击【工程】-》【工程选项】

在这里插入图片描述

将【Violations Associated with Components】下的【Duplicate Part Designators】选择【致命错误】,这样发生错误时更明显。

在这里插入图片描述
点击【工程】-》【Validate PCB Project…】编译验证
在这里插入图片描述

然后就会弹出【Message】框来提示错误

在这里插入图片描述

二、网络是否悬浮

网络悬浮就是我们添加的网络标签或者电源网络没有连接到导线上,网络悬浮也分为普通网络悬浮电源网络悬浮,如图:

在这里插入图片描述
1是电源网络悬浮,2是普通网络悬浮
将【Violations Associated with Nets】下的【Floating net labels】选择【致命错误】,同样编译的时候也会报警。
在这里插入图片描述

三、是否有单端网络

当使用网络标签连接两个导线时,可以通过【ALT+左击右键】来寻找同样标号的网络,而当我们所添加的网络标签只有一个时,没有对应的网络相连,就称为单端网络,如图
在这里插入图片描述
我们同样也要将其设置为【致命错误】
在这里插入图片描述
但假如原理图就是单端网络,可以检查后忽略错误,并且在【放置】-》【指示】-》【通用No ERC标号】
在这里插入图片描述
表示这里是单端网络
在这里插入图片描述

<think>好的,我现在需要帮助用户解决如何在Altium Designer中将原理图导入PCB的问题。用户之前询问过关于“post height”的问题,但现在转向了原理图到PCB的导入流程。我需要结合用户提供的引用内容和他之前的问题来生成一个详细的步骤指南。 首先,用户提供的引用[1]和[2]提到了一些关键步骤,比如添加封装、显示差异、工程变更等。但看起来这些引用可能不够详细或者有些步骤不完整,需要结合标准流程来补充。同时,用户之前的问题涉及3D模型和高度检查,可能需要提到相关步骤,但当前问题主要关注导入流程,所以需要区分重点。 接下来,我需要回忆Altium Designer的标准导入流程。通常步骤包括:准备原理图、检查封装、创建PCB文件、导入变更、解决错误等。用户提供的引用中提到添加封装、显示差异、验证变更和执行变更,这些是正确步骤的一部分,但可能需要更详细的说明。 需要注意的是,用户可能对某些术语不熟悉,比如“工程变更订单(ECO)”或者“验证变更”,所以需要用更易懂的语言解释。同时,结合用户之前的兴趣点(如3D模型和高度),可能在后续注意事项或高级技巧中提及相关的内容,但不要偏离当前问题的主线。 另外,用户引用的内容中有一些截图说明,但文本中没有图片,所以需要用文字详细描述每个步骤的位置和操作,比如菜单路径、按钮名称等。例如,引用[1]提到“显示差异”和勾选高级模式,这可能需要具体说明如何操作。 还要确保步骤逻辑清晰,分步进行,避免遗漏关键点。例如,在添加封装后,必须进行差异对比,然后执行工程变更,验证无误后才能导入到PCB。需要强调每个步骤的必要性,比如封装是否正确,网络连接是否无误,否则会导致导入失败。 此外,用户可能遇到的常见问题,比如封装缺失、网络错误等,应该在注意事项中提前说明,帮助用户避免这些问题。例如,引用[2]提到取消组件和room规则,只检查元器件和网络连接,这部分需要解释为什么这样做以及如何操作。 最后,生成相关问题时要围绕当前主题,比如封装管理、错误排查、设计规则设置等,同时可以联系用户之前的问题,比如3D模型的添加,但保持问题相关性和逻辑性。 总结下来,回答的结构应该是:分步骤详细指南,注意事项,常见问题解决,以及相关问题。需要确保语言简洁,步骤明确,符合用户的中文需求,并正确引用之前的引用标记。</think>以下是Altium Designer中将原理图导入PCB的详细操作指南,结合设计规范与实用技巧: --- ### 一、前期准备 1. **原理图完整性检查** - 执行 `Project → Validate PCB Project` 验证电气规则 - 确认所有器件已添加封装(Footprint),未分配封装的元件会显示黄色警告标记[^1] 2. **封装库配置** - 通过 `Design → Add/Remove Library` 加载所需封装库 - 重点检查特殊元件(如BGA、QFN)的焊盘尺寸是否匹配 ```plaintext 推荐标准: BGA焊盘直径 = 球径×0.8 QFN外延焊盘长度 ≥ 0.3mm ``` --- ### 二、核心导入流程 #### 步骤1:创建PCB文件 - 右键工程 → `Add New to Project → PCB` - 保存为`*.PcbDoc`文件(建议与原理图同名) #### 步骤2:初始化工程变更 1. 在原理图界面执行 `Design → Update PCB Document` 2. 弹出工程变更订单(ECO)窗口后: - **关键操作顺序**: ```mermaid graph TB A[取消勾选Room相关规则] --> B[仅保留Components/Nets] B --> C[验证变更] C --> D[执行变更] ``` #### 步骤3:差异处理(关键步骤) - 右键原理图 → `Show Differences` → 勾选高级模式 - 按图示选择对比对象: ```plaintext 1. 左栏选择原理图(SCH) 2. 右栏选择PCB文件 3. 双击红色差异项进行匹配 ``` #### 步骤4:网络表导入 - 成功执行ECO后: - 元件将以绿色框显示在PCB外框 - 使用 `Tools → Component Placement → Arrange Outside Board` 自动排布 --- ### 三、故障排除指南 | 常见错误 | 解决方案 | |---------|----------| | 未找到封装 | 1. 检查库路径 <br> 2. 使用`Footprint Manager`手动匹配 | | 网络丢失 | 执行 `Design → Import Changes From...` 重新载入 | | 飞线异常 | 确认原理图中网络标签(NET Label)的电气连接性 | --- ### 四、高级技巧 1. **模板化导入** 通过 `File → Save As Template` 保存常用板框尺寸,下次导入时可直接调用 2. **3D校验联动** 在PCB界面按 `3` 进入3D模式,检查元件高度是否冲突(结合之前讨论的post height检测)[^1] --- ### 、制造准备 完成布局后执行: ```plaintext 1. Design → Rules → 设置布线规则 2. Reports → Board Information → 生成物料清单 ```
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值