【原理图PCB专题】Cadence 17.4版本原理图及PCB 模块复用

已于 2024-03-16 22:54:12 修改
阅读量1.7k 收藏 3
点赞数
CC 4.0 BY-SA版权
分类专栏： 原理图与PCB专题 文章标签： 经验分享 学习
于 2024-03-10 13:02:35 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_51792779/article/details/136571330
本文详细介绍了如何在Cadence 17.4版本中实现原理图及PCB模块的复用，通过创建复用模块，避免重复设计，提高设计效率和准确性。步骤包括：设计复用模块，执行DRC检查，导出网表，设计PCB模块，设置保存路径，放置并连接模块，以及解锁和排列模块。该方法适用于大规模复杂设计，便于团队合作和电路模块化设计。

        在我们设计复杂板卡的时候，往往会遇到一部分电路被反复使用的情况。虽然使用复制黏贴我们很快的做出相同的设计，但由于不同工程师能力水平不同，有时可能存在部分电路被漏掉导致重大异常。尤其对于大规模复杂设计，如果设计者浪费时间制作相同模块上，这无疑是对于工程师精力的一种浪费。

        Cadence允许设计者一开始就将复用模块设计好，以后只要直接调用复用模块就可以直接用以设计更复杂的电路板了。这对于大规模集成设计无疑是非常好的选择，它不仅让设计者不必花费时间在相同模块反复设计上，更有利于电路的模块化设计和团队合作设计。

        首先在设计之初，确定复用模块，然后对它进行设计。复用模块的设计与普通 PCB 设计流程相似，包括原理图设计， DRC检查，导出网表， PCB 设计和原理图反标的整个流程。

        1.新建一个原理图设计，从量产的产品中得到部分模块化图纸：

         以下使用电源模块为例：创

了解本专栏 订阅专栏 解锁全文 超级会员免费看
Cadence复用电路原理图及其PCB布局
徐大康的博客
12-25 1万+
有些电路原理图是固定的，PCB布局也大体固定。这时候就会想，如果能把原理图和PCB布局联合起来就好了，画好原理图后，画PCB时那部分电路的布局也能直接拖出来，这样能极大的提高效率。其实，Cadence提供了将原理图和PCB布局结合起来做成一个module（模块）的功能。module可以称为复用模块、模块 或者 复用电路。 下面将详细介绍如何做成module，以及如何使用module。
Cadence模块复用
最新发布
波风水门的博客
07-09 1201
PCB布局是硬件设计的核心环节，直接影响信号完整性、散热效能与产品可靠性。本文将深入解析《Cadence Allegro 16.6实战必备教程》第八章内容，结合实战案例演示高效布局技巧，帮助工程师构建系统化的布局方法论。布局效率提升50%的秘诀在于：将手动操作转化为规则驱动，将经验沉淀为可复用模块。：锁定器件仍可通过Edit > Unfix解除，敏感器件建议添加FIXED属性。：启用"Center to center"避免器件重叠。：Shift+旋转实现45°固定角度旋转。
Cadence17.2模块化设计教程
02-10
教程详细描述模块生成和调用过程和设计中软件关键配置。
cadence模块复用
xuangelouzhu的博客
09-23 1300
效果如下图。
Cadence电路原理图及其PCB布局的复用
荷兰风车
09-26 5079
有些电路原理图是固定的，PCB布局也大体固定。这时候就会想，如果能把原理图和PCB布局联合起来就好了，画好原理图后，画PCB时那部分电路的布局也能直接拖出来，这样能极大的提高效率。其实，Cadence提供了将原理图和PCB布局结合起来做成一个module（模块）的功能。module可以称为复用模块、模块 或者 复用电路。下面将详细介绍如何做成module，以及如何使用module。
Cadence中原理图模块化
dianji2015_的博客
11-04 1万+
Cadence中原理图模块化1. 前言2.实现方式2.1 建立子模块2.2.1 建立单个子模块2.2.1 建立多个子模块2.2 生成子模块2.3 调用子模块2.4 生成原理图网表2.5 导入PCB 1. 前言 今天介绍一种原理图模块化的方式，初衷是为了省去多个简单原理图工程对应的PCB的设计费，将多个原理图转化为多个子模块，放在一个工程中。 使用的原理图软件：Cadence 16.6 使用的PCB软件：Allegro 16.6 2.实现方式 将多个原理图工程模块化使用，主要包括几个步骤：建立子模块原理图，生
初学Cadence遇到的问题和解决方法5——模块复用技巧
qq_42061339的博客
10-27 1303
这时候在find中勾选铜皮选项，按住ctrl之后左键选择对应的铜皮，这时发现铜皮就被取消了。2.模块复用之后发现多了不想要的铜皮，选择删除所有时留下了几块铜皮怎么也删不掉，删除时会提示Module "Cr_X_2" has the LOCKED property。解决办法：在显示所有部件的状态下选择要复用的模块，选择Place replicate create，会发现模块中东西都被选定了，包括不想要的铜皮。复用模块全部选择完成后，邮件选择Done,之后左键选择一下原点，命名后即可使用。
Cadence17.4Capture 初学者小册子
09-19
总之，Cadence17.4Capture是一个强大且全面的原理图设计工具，它的易用性和灵活性使得即使是初学者也能快速上手，为后续的电子设计流程打下坚实基础。通过深入学习和实践，新手可以逐步成长为精通Cadence的专家，...
Cadence Allegro 17.4学习记录开始02-原理图Capture CIS 17.4
qq_31444421的博客
02-09 1万+
Allegro的第一方网表与第三方网表有以下几个区别点；Ø 与Allegro实现交互式操作的是第一方网表，第三方网表时不可以实现交互式操作；Ø 第三方网表不能将器件的Value属性导入到PCB中，输出时以封装属性来代替Value属性，第一方网表是可以的；Ø 网表导入到PCB中时，第三方的网表需要指定事先指定好PCB封装库文件，并产生Device文件，才可以将网表导入到PCB中，第一方网表则可以直接导入。
Cadence Allegro 17.4学习记录开始01-原理图Capture CIS 17.4
qq_31444421的博客
02-08 1万+
Orcad的学习记录
(10条消息) Cadence17.4学习手册之原理图设计(一)_weixin_41655430的博客-优快云博客_cadence 画原理图.html
10-25
(10条消息) Cadence17.4学习手册之原理图设计(一)_weixin_41655430的博客-优快云博客_cadence 画原理图.html
保持设计一致性的重要性：Cadence17.4原理图与PCB同步指南
[保持设计一致性的重要性：Cadence17.4原理图与PCB同步指南](https://i2.wp.com/www.pcbaaa.com/wp-content/uploads/2022/11/Difference-between-PCB-schematic-Vs-PCB-layout.jpg?strip=all) # 摘要 本文详细探讨...
cadence原理图复用_Cadence基于CIS的模块复用
weixin_39853892的博客
01-26 2120
关于allegro模块复用问题孙海峰在使用Allegro PCB进行复杂电路设计时候，往往会遇到一部分电路被反复使用的情况，设计者可以按照之前的经验很快的做出相同的设计，但是这无疑浪费了不少时间。尤其对于大规模复杂设计，如果设计者浪费时间在反复的工作上，这是严重的损失。Allegro PCB允许设计者一开始就将复用模块设计好，以后只要直接调用复用模块就可以直接用以设计更复杂的电路板了。这对于大规模...
cadence SPB17.4 - orcad - 层次原理图
热门推荐
谢绝(无视)留言与私信
05-11 1万+
cadence SPB17.4 - orcad - 层次原理图 前言 层次原理图的好处: 不用画一张大图(所有的电路都挤到一起，看不清，要来回局部缩放; 如果要将工程的一部分子电路给第三方做参考,也很方便,不用做脱敏处理), 在一张子图中将局部电路(或在顶层原理图中将子图模块之间的接口关系)看的很清楚，从顶层原理图到子图(或从子图回到顶层原理图)很方便。 层次原理图的子图间用接口连接，可以理清顶层总图和子图的电气接口连接关系。 如果需要迭代，当接口不变时，只需要改对应的子原理图就行。不用担心影响
如何将原理图符号画得通俗易懂？
04-26 959
网上有很多关于绘制原理图符号的讨论，因为你的原理图符号能够让人理解非常重要。有时用计算机辅助设计(CAD)软件包中预先做好的符号就可以了，但大多数符号并不太理想。请确保你...
Cadence Allegro 17.4学习记录开始18-PCB Editor 17.4软件PCB中相同模块的复用
qq_31444421的博客
02-16 1781
Cadence Allegro 17.4学习记录开始18-PCB Editor 17.4软件PCB中相同模块的复用
09Cadence Allegro模块复用------以多个相同电源模块的布局布线为例
weixin_43918076的博客
07-11 5152
序言 当原理图中的一些模块相同时如下图所示，我们希望在PCB中将他们的 布局布线处理成一致的，这就用到了模块复用、copy复用、模块旋转 和镜像的技巧。 正文 Part 1：模块复用 1）、先布局好其中一个模块 2）、点击图标一次，切换到布局模式【Placement Edit】下，框选已布局好的器件，右击其中的某一个器件，选择“Place replicate create”，然后通过右键选择“done”，再单击一次，弹出保持模块的对话框，命名后保存； 3）、框选中未布局的模块，右键单击，选择【
Cadence Allegro 17.4学习记录开始08-Orcad原理图和Allegro PCB进行网表同步和错误解析
qq_31444421的博客
02-13 4939
orCAD和Allegro网表同步
cadence17.4 原理图封装库
06-30
<think>我们正在使用Cadence17.4版本。用户的问题是如何添加原理图封装库。注意，这里用户可能混淆了术语。在Cadence中，我们通常有两个库：1.原理图库（.olb文件）：包含原理图符号。2.PCB封装库（.dra文件，以及对应的.psm文件）：包含物理封装。用户之前的问题是关于“为原理图库添加封装”，而这次的问题是“添加原理图封装库”。根据上下文，用户可能是指： -情况A：将已有的原理图库（.olb）添加到Capture CIS项目中，以便在原理图中使用这些符号。-情况B：将PCB封装库（即封装模型）添加到Capture CIS中，以便在原理图符号中关联封装。但是，用户的问题表述是“添加原理图封装库”，这个表述不太常见。我们通常说“添加原理图库”或“添加封装库”。根据引用[1]中的内容，它提到了“原理图Capture CIS17.4”和“元件库的复用”，以及“添加/修改封装”的步骤。因此，我们考虑两种情况：1.如果用户是想在原理图设计环境中添加一个新的原理图库（.olb文件），以便在原理图中放置元件，那么我们需要执行添加原理图库的操作。2.如果用户是想添加封装库（即PCB封装），以便在原理图符号中指定封装时能够找到，那么我们需要设置封装库路径。由于用户的问题中提到了“原理图封装库”，结合之前的对话（用户之前的问题是关于为原理图库添加封装），我们推测用户可能是想将封装库添加到CaptureCIS环境中，以便在原理图中关联封装。但是，为了确保准确，我们可以按照两种可能性分别回答，并说明区别。然而，仔细分析用户当前的问题：“我想在Cadence17.4中添加原理图封装库”，以及参考引用[1]中的“添加/修改封装”部分，我们判断用户很可能是想设置封装库的路径，以便在原理图中为元件指定封装时能够关联到正确的物理封装。因此，我们将重点放在如何设置封装库路径上。同时，为了全面，也会简要说明如何添加原理图库（.olb）。步骤分为两部分：第一部分：添加原理图库（.olb）到CaptureCIS项目-这样可以在原理图中放置这些库中的元件符号。第二部分：设置封装库路径（指向包含.dra/.psm文件的目录）-这样在原理图中为元件指定PCB Footprint属性时，软件可以找到对应的封装。另外，引用[2]提到了在Allegro中制作Logo封装，但用户的问题是关于原理图封装库的，因此我们主要参考引用[1]。具体步骤：###一、添加原理图库（.olb）到CaptureCIS项目1.打开OrCADCapture CIS。2.打开一个原理图项目（.opj文件）或新建项目。3.在项目管理器（ProjectManager）中，展开项目，找到“DesignResources”下的“Library”文件夹。4.右键点击“Library”文件夹，选择“Add File”。5.浏览并选择需要添加的原理图库文件（.olb），然后点击“打开”。6.添加后，该库将出现在“Library”文件夹下，即可在原理图中使用该库中的元件符号。###二、设置封装库路径（添加封装库）1.在CaptureCIS中，打开项目后，点击菜单栏的“Options”-> “Preferences”。2.在弹出的对话框中，切换到“DesignTemplate”选项卡。3.在“DesignTemplate”选项卡中，点击“Footprint...”按钮（位于“Footprint”部分）。4.在弹出的“Footprint LibraryManagement”对话框中，点击“Add”按钮。5.浏览并选择存储封装库的目录（注意：这里添加的是目录路径，而不是单个文件）。封装库文件（.dra和.psm）应位于这些目录中。6.添加完所有需要的目录后，点击“确定”保存设置。7.点击“OK”关闭“Preferences”对话框。注意：-封装库路径设置是全局的（针对当前项目？还是整个软件？实际上，在CaptureCIS中，这个设置是针对当前项目的，但也可以通过设置全局配置文件实现全局设置。通常，我们按项目设置）。-确保添加的路径下包含所需的封装文件（.psm文件是必须的，因为CaptureCIS在生成网表时需要查找.psm文件，而.dra文件是封装设计文件，通常由Allegro使用）。-在原理图中，每个元件的“PCBFootprint”属性值必须与封装库中的文件名（不含扩展名）完全一致。 ###验证封装库路径设置-在原理图中，双击一个元件，打开属性编辑器（Property Editor）。-找到“PCB Footprint”属性，检查其值是否与封装库中的某个封装名称一致。-如果设置正确，在生成网表时不会报错（网表生成步骤见引用[1]中的“原理图生成网表”部分）。引用[1]中提到：“添加/修改封装”是原理图设计中的一个步骤，因此我们按照这个流程进行。另外，如果用户需要创建新的原理图库（.olb）或封装库（.dra），则属于另外的操作。这里我们只讨论添加已存在的库。总结：用户的问题可能是两种情况，我们分别给出了步骤。但根据上下文，重点在第二部分（设置封装库路径）。下面以结构化的方式呈现答案。</think>在 Cadence 17.4 中添加原理图封装库（即 PCB 封装）需通过 OrCAD Capture CIS 完成，以下是详细步骤： ### 一、添加封装库路径（核心步骤） 1. **打开设置界面** - 在 Capture CIS 中打开项目 - 导航至 `Options > Preferences > Design Template` 选项卡 2. **配置封装路径** - 在 **Footprint** 区域点击 `...` 按钮 - 点击 `Add` 添加包含封装文件（.dra/.psm）的目录 - 示例路径：`C:\Cadence\SPB_17.4\share\pcb\pcb_lib\symbols` - 确保路径与 Allegro 封装库一致（关键步骤）[^1] 3. **验证路径** ```plaintext Path1: C:\Cadence\Libraries\Resistors Path2: C:\Cadence\Libraries\ICs ``` - 点击 `OK` 保存设置 ### 二、为原理图符号关联封装 1. **编辑元件属性** - 双击原理图中的元件 → 打开属性编辑器 - 找到或新建 `PCB Footprint` 属性 - 输入封装名称（**必须与.dra文件名完全一致**） *示例：0805 电阻填写 `R0805`* 2. **批量添加封装（推荐）** - 全选原理图元件 → 右键选择 `Edit Properties...` - 在属性表中： - 新增列名 `PCB Footprint` - 按类型批量填写封装名（如电阻统一填 `R0603`） ### 三、关键注意事项 1. **封装文件要求** - 必须包含 .psm 文件（Allegro 封装库编译生成） - 建议将封装/焊盘/3D模型统一存放[^1] 2. **版本兼容性** - 确保 Capture CIS 和 Allegro 均为 17.4 版本 - 旧版本封装需用 Allegro 17.4 重新生成.psm 3. **验证方法** - 生成网表：`Tools > Create Netlist` → 检查错误日志 - 成功标志：`Netlist completed successfully - 0 errors` ### 四、封装创建扩展（引用[2]应用） 如需创建新封装（如公司 Logo）： 1. 在 Allegro 中使用 `File > Import > Logo` 2. 导入 BMP 图像自动生成封装[^2] 3. 将新封装路径添加到步骤一的库目录中 > **故障排查**：若提示封装未找到，检查： > - 封装名拼写是否与文件名严格一致 > - .psm 文件是否存在于配置路径 > - 路径是否包含子文件夹（需显式添加）
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

阳光宅男@李光熠

持续与大家共同进步

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值