【【萌新的SOC学习之AXI接口简介】】

最新推荐文章于 2025-10-14 10:07:30 发布

原创

最新推荐文章于 2025-10-14 10:07:30 发布 · 1.7k 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#学习 #网络

本文介绍了AXI总线，包括AXI4（针对高性能内存映射）、AXI4-Lite（低吞吐量）和AXI4-Stream（高速流数据）的特点。着重讲解了它们的数据传输方式、通道组成以及握手机制。AXI4-Lite适用于简单应用，而AXI4-Stream则支持无限突发传输。

萌新的SOC学习之AXI接口简介

AXI总线的初步介绍
AXI 总线是 ARM AMBA 一部分（高级可扩展接口）
AMBA(高级微控制器总线架构）：开放的片内互联的总线标准，能再多主机设计中实现多个控制器和外围设备之间的连接和管理。
AXI（高级扩展接口）
（AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大 256 轮的数据突发传输；
AXI4-Lite：（For simple, low-throughput memory-mapped communication ）是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。
AXI4-Stream：（For high-speed streaming data.）面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。）
AXI4（AXI4-Full）：用于高性能的存储器映射需求；
（存储器映射：主机再对从机进行读写操作时，指定一个目标地址，这个地址就是对应系统存储空间的地址，表示对该空间进行读写操作）；
AXI4-Lite ：简化版的AXI4接口
用于低吞吐率存储器映射的通信
AXI4-Stream（ST）：用于高速的流数据通信

AXI4（AXI4-Full）（支持突发256），和AXI4-Lite（1个数据）属于存储器映射需要指定地址
AXI4-Stream（ST）不属于存储器映射，它的突发长度不受限制，用于数据流传输大量数据

AXI4 和 AXI4-lite 包含5个不同的通道
（1）读地址通道，包含 ARVALID, ARADDR, ARREADY 信号；
（2）读数据通道，包含 RVALID, RDATA, RREADY, RRESP 信号；
（3）写地址通道，包含 AWVALID，AWADDR, AWREADY 信号；
（4）写数据通道，包含 WVALID, WDATA，WSTRB, WREADY 信号；
（5）写应答通道，