weixin_50965981的博客

【代码】HDLbits---Verification writing Testbenches。

【代码】HDLbits----Verification Reading Simulations---Building circuit simulation。

【代码】HDLbits---Verification Reading Simulations---Finding bugs in code。

【代码】HDLbits---Circuits---Building Larger Circuits。

【代码】HDLbits---Circuits---Sequential Logic---Finite State Machines第四部分。

【代码】HDLbits---Circuits---Sequential Logic---Finite State Machines第三部分。

【代码】感觉有意思的旅鼠问题---HDLbits---Circuits---Sequential Logic---Finite State Machines第二部分。

1.Fsm1module top_module( input clk, input areset, // Asynchronous reset to state B input in, output out);// parameter A=0, B=1; reg state, next_state; always@(posedge clk or posedge areset) begin if(areset)

【代码】HDLbits---Circuits---Sequential Logic---More Circuits。

【代码】HDLbits---Circuits---Sequential Logic---Shift Registers。

【代码】HDLbits---Circuits---Sequential Logic---Counters。

【代码】HDLbits---Circuits---Sequential Logic---Latches and Flip-Flops。

pos：和的积，圈0化最简，每部分取反相用&连接（与）。sop：积的和，圈1化最简，每部分之间|（或）连接。

【代码】HDLbits---circuits---combinational Logic---Arithmetic Circuits。

【代码】HDLbits---circuits---combinational logic---multiplexers。

【代码】HDLbits---circuits--combinational logic--basic gates。

【代码】HDLbits---Verilog language ---more Verilog features。

【代码】HDLbits---Verilog Language---Procedures。

【代码】HDLbits---Verilog Language---module:Hierarchy。

【代码】HDlbits---Verilog Language----Vectors。

【代码】HDLbits---Verilog Language----Basics。

【代码】HDLbits -----Getting Started。