Verilog 实现锁存器

至尊无敌斗

已于 2023-10-08 10:13:27 修改

阅读量788

点赞数 1

CC 4.0 BY-SA版权

文章标签： fpga开发

于 2023-10-08 10:00:47 首次发布

本文链接：https://blog.youkuaiyun.com/weixin_48887021/article/details/133670761

本文介绍了使用Verilog语言实现的Latch模块，包括输入时钟(clk)、使能(en)和数据输入(datain)的处理，以及在testbench中的测试过程，展示了时钟边沿触发的输出更新和仿真波形。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

第一次写文章，有错误请大家指正

module Latch(
input clk,
input en,
input    [15:0]  datain,
output   [15:0]  dataout
    );
    
reg [15:0] dataout_reg;

always @(posedge clk)
begin
if(!en)
dataout_reg <= datain;
else 
dataout_reg <= 0;
end
assign dataout = dataout_reg;
endmodule

testbench:

module ts_Latch();

reg clk,en;
reg  [15:0] datain;
wire [15:0] dataout;

Latch inst(
.clk(clk),
.en(en),
.datain(datain),
.dataout(dataout)
);

initial begin
  
        clk =1'b0;
        en = 1;
        datain = 15;
        # 40;
        datain = 20;
        # 40;
        datain = 35;
        # 40;
        datain = 50;
        # 40;
        datain = 100;
        # 40;
        datain = 160;
                
 end     

always
begin 
 # 5 clk =~clk;
// # 80 en =~en;
 end
 
always 
begin
# 20 en =~en;
end 
endmodule

仿真波形如下