Vivado报错[Opt 31-67] 的解决

最新推荐文章于 2025-03-12 11:31:10 发布
最新推荐文章于 2025-03-12 11:31:10 发布
阅读量1.5k 收藏 12
点赞数 3
分类专栏： # FPGA开发工具 文章标签： Vivado fpga开发 问题解决
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_48412658/article/details/144021753
版权

报错

[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: adc_datareceive_inst/FIFO_adc240bit_inst/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/DEVICE_7SERIES.NO_BMM_INFO.SDP.WIDE_PRIM18.ram_i_4.

原因

有个LUT2 cell的IO脚未连接。

adc_datareceive_inst/FIFO_adc240bit_inst/U0/inst_fifo_gen/gconvfifo.rf/grf.rf/gntv_or_sync_fifo.gl0.wr/gwas.wsts/DEVICE_7SERIES.NO_BMM_INFO.SDP.WIDE_PRIM18.ram_i_4.

解决办法

根据提供的层级在原理图中查找。

在这里插入图片描述

双击层级时观察是否有端口未连接，最后的LU2发现I0有连接，反查I0的上一级，一直查到未连接处。

最低0.47元/天 解锁文章
Vivado报错：[Opt 31-1] OBUFDS OBUFDS_MOSI_inst O pin is not connected to a top-level port.
Zoe_whz的博客
10-17 1348
由于手头没有空闲的示波器，就想着把转换后的差分信号用ILA抓一下波形，看是否实现了单端转差分功能。首次使用OBUFDS原语，旨在将内部SPI_TX的时钟(sclk)、数据(data)单端信号转换为差分信号作为FPGA的输出.可见输出SPI_TX_DATA_P、SPI_TX_DATA_N...已经接在顶层管脚，并非报错所示。//但在连接顶层管脚（SPI_TX_DATA_P、SPI_TX_DATA_N）的同时，还连接到了。################复现报错################
vivado报错 遇到困难不要怕
qq_54037844的博客
08-21 8104
事情经过：在给工程换板子时候，ip_update日志显示-Upgrade has removed port 'gt0_qpll_lock_in'；gt0_qpll_lock_in这个信号总是被优化掉了。
Vivado 报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0
热门推荐
hb_wxz的博客
12-12 2万+
问题描述： 工程综合成功完成： 在布线的时候报错 [Opt 31-67] Problem: A LUT2cell in the design is missing a connection on input pin I0. 根据报错信息，我以为错误原因是对于I/O I0没有正确地绑定管脚。但是查看了xdc文件后发现并没有使用I0这个端口。 解决方法： 造成这个错误的原因是：你的某一个模块的一个I...
Vivado报错：[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5
qq_42025108的博客
05-10 1万+
一、报错原文展示 具体报错内容如下： [Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I5, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unuse
vivado ip核导入报错
Tutuly的博客
03-12 220
解决办法：添加完IP核之后在Generate Output Products时，Synthesis Options中选择Global而不是选择Out of context per IP，重新Generate一遍，不会显示报错信息。
vivado布线出错opt 31 - 67(opt 31 - 155)
aria啵啵啵的博客
02-22 1180
我通过功能（有点玄学得味道了）联想到它能到得双向io得位置，然后在代码中发现我送回给双向io得大位宽数据信号有高位部分是没有赋值得（代码中仅对低位数据进行了赋值得，因而一般高位为不确定状态），出于规范性得出发点，我将高位全部置零，然后error就消失了，因此反推应该是高位数据这里将信号阻断了导致布线无法找到数据源。
VIVADO报错：[opt31-67]之MIG ip核综合失败
Akajokers的博客
11-16 4634
mig ip核报错
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I1, which is use
Kevin
09-22 1381
[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I1, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT ce
【XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
sqqwm的专栏
01-18 3561
【XILINX】关于VIVADO报[Opt 31-67] Problem: *cell in the design is missing a connection on input pin的解决方法
vivado报错
最新发布
03-30
### Vivado 常见报错解决方案 #### 1. 报错 [Common 17-345] 当运行合成 (SYNTHESIS->Run Synthesis) 时，可能会遇到以下错误提示： `[Common 17-345] A valid license was not found for feature ‘Synthesis’ ...
Vivado报错：[Runs 36-527] DCP does not exist，generate Output Products MIG ddr3 IP核后报错DCP问题解决
nature_forest的博客
02-17 1万+
Vivado报错：[Runs 36-527] DCP does not exist_烦恼诗集#的博客-优快云博客 先参考这个文档解决， 问题描述：综合工程时，某个IP文件被标红，出现[Runs 36-527] DCP does not exist...... 的报错 解决办法：如果是在windows系统上用Vivado打开工程，当工程路径过长时，可能会出现这样的问题。比如： D:\BaiduNetdiskDownload\FPGA\DBF\fpga-filter-implementation-ma
Vivado IP报[Opt 31-67] 错误问题解决方法
SanJuanOut的博客
02-25 5447
在使用FFT IP时出现的问题，vivado报错
vivado编译出现OPT-Design Error
terryjoo的博客
02-27 495
2.在TCL命令中先看下当前线程是多少，get_param general.maxThreads；然后在设置下当前的的最大线程，set_param synth.maxthreads 8，加速为8个线程，就可以啦！最近在对xilinx的7045进行编译的时候，每跑到implementation时出现opt-design error。参考了很多方法，原因竟然是之前给板子加过复旦微的补丁，难怪无论是新工程还是老工程都会编译失败。1.所以每次编译前需要先检查当前是否有补丁，有的话就要remove下。
37.vivado生成bit报[opt 31-67]
weixin_47881377的博客
12-16 268
ip核中的所有输入信号都必须连接，只定义f。
vivado编译出现的问题
数字IC入门小白
10-08 8385
1.出现opt_design、power opt错误或者place_design报错，在进行RUN implementation的时候 解决办法：1.在implementation中，选择setting，修改opt_design、power opt design 以及后面所有的 is_enabled. 2. 不使用gui上的编译图标，采用TCL脚本语言进行编译布局布线。编译脚本如下 #编译综合 launch_runs synth_1 opt_design #优化，后面可以加 -sweep,去删除未
（1）VIVADO报错：采用两片DDR3时，[opt31-67]之MIG ip核，synthesis综合失败
m0_65207454的博客
05-16 1321
FPGA例化一个MIG核，控制两片ddr3芯片时（采用两片256M内存的DDR3扩充为512M的内存），综合错误，提示MIG核内部存在没有连接的端口，检查后发现该端口已经连接。采用两片内存256M的DDR3，扩充为内存为512M的DDR3，FPGA例化一个MIG核，控制两片ddr3芯片。提示： mig例化时，最后一步，选择全局综合（Global），例化即可成功。FPGA型号：xc7z020clg-484-1；DDR3型号：MT41K128M16-107；提示：具体啥原因，那位大神知道，还请告诉我一下。
[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0
u011565038的博客
11-13 1198
[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0错误解决办法
vivado jesd204核综合错误
weixin_37281967的博客
02-02 596
进网表查看了这个cell貌似综合的时候没连上，但是跟AXI相关的本来就没打算用，最后勉为其难地加上了信号声明，还是反复报这些问题，网上搜索message太长导致结果较少，最后找到一个有用的。但是我没有复用该核，中间还专门改了例化的名字用于区分，还有种可能是之前例化生产的残余网表文件。解决办法是重新生成一下204IP，并且需要使用global方式。无论如何，改为global之后，综合过了。用204核的时候老是报如下错误。
[Opt 31-67] Problem axi_interconnect RTL报错
xiao_yao_ke的博客
09-10 2410
[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was...
vivado报错 遇到困难
03-28
<think>好的，用户的问题是解决Vivado的报错问题。我需要根据提供的引用内容来整理解决方案。首先，用户提到的几个常见错误包括许可证问题、属性设置错误、启动错误和OBUFDS连接问题。 第一个引用是关于许可证错误[Common 17-345]，需要检查许可证是否包含相关功能和设备。解决方案是运行Vivado License Manager，确认许可证状态，或者重新安装许可证。可能还需要联系Xilinx支持。 第二个引用涉及[Common 17-55]错误，原因是set_property命令没有正确对象。需要检查代码中的对象是否存在，拼写是否正确，以及Tcl脚本是否有语法错误。例如，确保在设置属性前正确创建了端口或信号。 第三个引用提到启动时的错误，可能与路径或权限有关。解决方案包括检查Vivado安装路径是否有空格或特殊字符，以管理员身份运行，或者修复环境变量。此外，重新安装Vivado也可能有效。 第四个引用是OBUFDS的O引脚未连接到顶层端口的错误。用户在使用ILA抓取差分信号时遇到了问题，需要确保差分对的输出连接到顶层端口，而不是直接连接到ILA。应该将转换后的差分信号引出到端口，再通过ILA监测。 接下来需要将这些分析整理成结构化的步骤，并生成相关问题。确保每个解决方案分步骤说明，并引用对应的来源。同时，问题要围绕Vivado报错的常见原因、许可证管理、属性设置、差分信号处理等方面展开。</think>### Vivado报错解决方案分步骤说明 #### 一、许可证缺失问题（[Common 17-345]） 1. **检查许可证文件**： 运行`Vivado License Manager`，确认当前许可证是否包含`Synthesis`功能及目标器件（如`xc7vx485t`）。若未包含，需更新许可证[^1]。 2. **重新加载许可证**： 在License Manager中点击`Reconnect`或手动指定许可证文件路径。 3. **联系技术支持**： 若问题持续，需通过Xilinx官网生成系统信息文件（`sysinfo.txt`）并提交支持请求。 --- #### 二、属性设置错误（[Common 17-55]） 1. **检查对象有效性**： 确保`set_property`命令操作的对象（如端口、信号）已正确定义，例如： ```tcl create_port -direction IN my_signal # 需先创建对象 set_property PULLUP true [get_ports my_signal] # 再设置属性 ``` 2. **验证Tcl语法**： 检查脚本中是否存在拼写错误或参数缺失，如`[get_ports]`是否遗漏对象名称[^2]。 --- #### 三、Vivado启动失败（Launcher time） 1. **检查安装路径**： 确保Vivado安装路径（如`D:\xilinx\Vivado\2019.2`）不含空格或中文字符[^3]。 2. **修复环境变量**： 以管理员身份运行`Vivado 2019.x Command Prompt`，执行`vivado -log`查看详细日志。 3. **重新安装Vivado**： 若环境变量损坏，建议卸载后重新安装并勾选“添加系统变量”选项。 --- #### 四、OBUFDS未连接错误（[Opt 31-1]） 1. **正确连接差分信号**： 使用`OBUFDS`原语时，必须将输出端`O`和`OB`连接到顶层端口，例如： ```verilog OBUFDS OBUFDS_inst (.I(internal_signal), .O(top_port_p), .OB(top_port_n)); ``` 2. **避免直接连接ILA**： 差分信号需通过顶层端口输出后，再使用ILA监测外部物理连线，而非直接挂载原语输出[^4]。 ---
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值