FPGA编程实例
关注
分享
扫一扫
文章平均质量分 88
一些FPGA编程实例及模块。
YprgDay
总结、记录自己的学习过程，一个菜鸟的进阶之路!
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
Xilinx FIFO IP核使用及注意事项
Xilinx FIFO IP核使用及注意事项。原创 2024-07-16 15:52:34 · 2274 阅读 · 0 评论 -
SPI简介及FPGA通用MOSI模块实现
SPI简介及FPGA的通用MOSI模块实现。原创 2023-11-10 16:17:21 · 3424 阅读 · 0 评论 -
vivado乘法器IP核进行无符号与有符号数相乘问题的验证
本文验证乘法器IP核Multiplier进行无符号(unsigned)与有符号数(signed)相乘的正确性，其中也遇到了一些问题，做此记录。原创 2023-09-18 18:59:57 · 2633 阅读 · 0 评论 -
Xilinx RAM IP核的使用及注意事项
Xilinx RAM IP核的使用及注意事项。原创 2024-05-15 20:28:51 · 3832 阅读 · 0 评论 -
SRAM控制原理与读写实例
本文对SRAM进行介绍，并对其内部的存储器矩阵、地址译码器、列I/O及I/O数据电路、控制电路、SRAM的读写流程进行简要介绍，并给出SRAM IS62LV256-45U读写实例。原创 2024-04-25 15:40:20 · 7563 阅读 · 5 评论 -
MATLAB中Filter Designer的使用与XILINX Coefficient(.coe)File的导出
本文介绍MATLAB中Filter Designer的使用以及XILINX Coefficient(.coe)File的导出步骤。原创 2023-11-14 15:38:24 · 5803 阅读 · 3 评论 -
coe文件格式与制作
coe文件的格式是什么样的？用途不同关键词是否有差异？如何自己制作coe文件？原创 2024-01-09 14:19:14 · 5474 阅读 · 0 评论 -
FIR滤波器的FPGA实现【IP核实现版】
本文使用FPGA来实现FIR滤波器设计，设计中使用的DDS、乘法器与FIR滤波器均采用IP core进行实现，实现效果是将3MHz和4MHz的正弦信号混频后使用FIR低通滤波器滤除7MHz信号得到1MHz的信号。原创 2023-08-24 21:11:40 · 5351 阅读 · 9 评论 -
时钟周期检测标志信号
对某分频后的时钟进行周期检测，产生周期标志信号。原创 2024-04-12 16:17:31 · 861 阅读 · 0 评论