FPGA学习，二选一多路选择器

一、概要

通过Vivado软件实现一个二选一多路选择器

二、整体操作流程

1.工程创建

点击Create Project创建文件

修改自己文件的名字和保存路径

选择RTL工程，（RTL是Register Transfer Level的英文缩写，中文名为寄存器传输级别）。点击Next。

选择自己使用的板子的型号，这里我使用的是xc7a35tfgg484-2，然后点击Next。

最后点击Finsh

2.源文件创建

点击Add or create design sources,添加设计源文件

选择Create File,选择Verilog语言。第一个Add Files是添加已有的文件。名字和工程名字保持一致，我这里叫mux202(mux2代表二选一多路选择器，02代表第二个文件)

点击Finsh。

会出现一个弹窗，提示你定义端口，这里我们纯手写，所以跳过。

这个区域就出现了我们的源文件，双击打开。

就可以在这个202.v文件中编写我们的二选一多路选择器模块定义的代码。

3.模块输入

代码如下

module mux_202(
    a,
    b,
    sel,
    out
    );
    input a;
    input b;
    input sel;
    output out;
    //这是一个二进制多路选择器
    assign out = (sel==1)?a:b;
endmodule