FPGA学习，3-8译码器

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

通过Vivado实现一个3-8译码器

一、模块构建

1、3-8译码器模块代码

module decoder_3_8(
    a,
    b,
    c,
    out[7:0]
    );
    input a;
    input b;
    input c;
    output [7:0] out;
    reg [7:0]out;
    
    
    always@(*)
        case({
   a,b,c})//，逗号在这里起了位拼接的作用
            3'b000: out = 8'b0000_0001;
            3