达芬奇PRO板的FPGA功能学习笔记（二）

实例化调试探针流程：
1.点击“Flow Navigator”下面的 IP catalog，搜索ILA，并双击打开；
2.在弹出的窗口customize IP中有两个子页面：General options 和probe_ports(0…0)；
3.General options 的设置，number of probes一栏中设置需要的探针数量；sample data depth用于设置采样深度（数值越大，小号的RAM资源越多）；
4.probe_ports(0…0)设置每个探针的参数，一般只需要设置探针宽度“probe width”,根据需要探测的信号设置宽度；
5.点击OK,生成IP子模块的OOC综合，该子模块在创建完毕之后不会因为顶层设计的修改而被修改，这样，在顶层设计迭代中，OOC不会跟随顶层模块，进行一次次的会产生相同结果的多余的综合了；
6.在source中选择ILAIP核的例化模块文本文件，将veo文件中的模板代码粘贴到最开始设计的.v文件中，并将信号连接成功（修改探针名称）。
探针流程是针对逻辑分析仪使用的，流程上感觉与在线仿真差不多，但是区别在于时间尺度上，逻辑分析仪使用的是真是的时间尺度，需要连接硬件，是真正的采集硬件信号，经过逻辑分析仪RAM通过JTAG上传到VIVADO才能看出来信号，而仿真不需要连接硬件。

生成固化文件：
生成固化文件烧录到FLASH中去，这样上电之后程序就能启动
1.在约束文件中添加能够适用于4bit位宽的SPI通信的flash器件：
set_property CFGBVS VCCO [current_design]
set_property CONFIG_VOLTAGE 3.3 [current_design]
set_property BITSTREAM.GENERAL.COMPRESS true [current_design]
set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]
set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
set_property BITSTREAM.CONFIG.SPI_FALL_EDGE Yes [current_design]
添加完成之后要记得生成比特流
2.在VIVADO界面中的tool中选择generate memory configuration file 生成MCS文件,几个关键参数设置如下：
custom memory size(MB):128（flash容量大小）
filename：子文件夹中的run/impl_1/**,即在impl_1下面生成同名的mcs文件；
interface:SPI4
load bitstream files:添加要生成mcs的源文件（impl_1下面的bit文件）；
write checksum 选
disable bit swapping 选
overwrite 选
成功生成mcs文件
3.在hardware中右击芯片名称，点击add configuration memory…,选择MICRON,128MB,SPI,X1_X2_X4,选择mt25ql128-spi-x1_x2_x4,点击OK
4.弹出的对话框中configuration file选中mcs文件，prm选中prm文件，erase,program,verify都选中，点击OK。
5.此时就固化成功，断电重启即可保留文件了。

固化文件擦除：
1.选中flash型号，右击选择program configuration memory device ,在弹出的页面中只选择erase（擦除），点击OK即可。断电重启程序不再执行。