FPGA实现DDS

最新推荐文章于 2025-05-10 16:01:39 发布

Gian_mwj

最新推荐文章于 2025-05-10 16:01:39 发布

阅读量1.7k

点赞数 1

文章标签： fpga开发

本文链接：https://blog.youkuaiyun.com/weixin_44877786/article/details/131675093

版权

DDS是一种直接数字合成频率的技术，由相位累加器、波形数字表和相位调制器构成。频率输出公式描述了FPGA如何根据系统时钟和频率控制字生成不同频率的正弦信号。当控制字等于1时，FPGA按固定间隔查询波形表；大于1时，则按更长间隔查询，从而改变输出频率。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、DDS原理

DDS即直接数字合成频率，由相位累加器、波形数字表、相位调制器组成。

二、频率输出公式

$F_{out}=fword*\frac{F_{sysclk}}{2^{N}}$

其中 $F_{sysclk}$ 是FPGA系统时钟， $N$ 是正弦信号的相位精度（生成一个周期点数为 $2^{N}$ 的正弦信号，得到最小的相位间隔为 $\frac{2\pi }{2^{N}}$ ）， $fword$ 是频率控制字。

当 $fword$ 等于1时， $F_{out}=\frac{F_{sysclk}}{2^{N}}=\frac{1}{2^{N}*T_{sysclk}}$ ， $T_{out}={2^{N}*T_{sysclk}}$ ，其中 $T_{sysclk}$ 为FPGA系统时钟的周期， $T_{out}$ 为输出信号的周期。此时该公式理解为FPGA生成频率为 $F_{out}$ 的正弦信号的一个周期所需要花费的时间为 $T_{out}={2^{N}*T_{sysclk}}$ 。（FPGA每个系统时钟周期向波形数字表中查询一个值，共 $2^{N}$ 个值，每隔1个值取一次）。

当 $fword$ 大于1时， $F_{out}=fword*\frac{F_{sysclk}}{2^{N}}=\frac{fword}{2^{N}*T_{sysclk}}$ ， $T_{out}=\frac{2^{N}}{fword}*T_{sysclk}$ 。此时该公式理解为FPGA生成频率为 $F_{out}$ 的正弦信号的一个周期所需要花费的时间为 $T_{out}=\frac{2^{N}}{fword}*T_{sysclk}$ 。（FPGA每个系统时钟周期向波形数字表中查询一个值，共 $\frac{2^{N}}{fword}$ 个值，每隔 $fword$ 个值取一次）。