用FPGA设计DDS信号发生器

DDS介绍：直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写，与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，习惯称它为信号发生器。产生不同波形或不同频率的信号波形

DDS原理：

当我们对正弦波形进行采样时，每个完整周期被均匀地划分为个采样点，这些点按顺序标记为1至。为了输出这样的波形，每当参考时钟产生一个脉冲时，就会输出一个采样点。完成一个完整的正弦波周期输出需要个时钟周期，因此输出的波形频率可以表示为除以，即 在这个采样和输出过程中，相位累加器起着关键的作用。它类似于一个计数器，每当时钟脉冲到来时，相位累加器的值就会增加。在基础情况下，相位累加器的步进为1，并输出对应的采样点。当达到m时，相位累加器会回绕到1，并开始下一个周期的输出。 改变相位累加器的步进值，输出的波形频率也会相应地改变。例如，如果步进值设置为2，那么相位累加器就会在每个时钟周期跳过一个采样点，输出的是第个采样点（从到，然后重新开始）。这种输出方式产生的波形频率是原始频率的两倍，即。 当相位累加器的步进为时，输出的波形频率将是基础频率的倍。这里的，即最小的输出频率，通常被称为频率分辨率或步进间隔。 因此，给定一个特定的频率控制字，我们就可以通过调整相位累加器的步进值来输出不同频率的正弦波。频率输出的通用公式为：。根据该公式可以精确地控制输出波形的频率。 当累加器的长度为N时，它可以拥有个存储单元来存储采样数据。对一个周期的波形进行个点的采样，即，此时输出频率、系统时钟频率、累加器长度N以及频率控制字