DDS结构的FPGA实现

一. DDS介绍

        DDS（Direct Digital Synthesis，直接数字合成）是一种用于生成可编程频率输出信号的数字信号处理技术。它通过在数字域中直接生成数字信号，并通过数字到模拟转换器（DAC）将其转换为模拟信号输出。DDS利用累加器和相位累加器生成数字相位值，并通过查表或数学运算将其转换为模拟输出信号。DDS具有高分辨率、频率稳定性和相位连续性的优势，可广泛应用于通信系统、测试设备、音频设备、雷达系统等领域。通过数字控制，DDS实现了灵活、精确的信号生成和调节，具有快速频率切换和低谐波失真等特点。

二.DDS的基本原理

DDS基本结构：

        如图可以看出该模块有三个输入端：系统时间CLOCK；频率控制字FWORD；相位控制字PWORD； 与一个输出端：信号输出。

        主要由四部分组成：相位累加器；相位调制器；波形数据表ROM；D/A转换器。

   其中相位累加器由 N 位加法器与 N 位寄存器构成。每个时钟周期的时钟上升沿，加法器就将频率控制字与累加寄存器输出的相位数据相加，相加的结果又反馈至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。即在每一个时钟脉冲输入时，相位累加器便把频率控制字累加一次。
        相位累加器输出的数据就是合成信号的相位。相位累加器的溢出频率，就是DDS输出的信号频率。相位累加器输出的数据，作为波形存储器的相位采样地址，这样就可以把存储在波形存储器里的波形采样值经查表找出，完成相位到幅度的转换。波形存储器的输出数据送到D/A转换器，由D/A转换器将数字信号转换成模拟信号输出。

  DDS原理流程图：  

         相位累加器位数为N位(N的取值范围实际应用中一般为24~32)，相当于把正弦信号在相位上的精度定义为N位，所以其分辨率为。  

频率控制字

        若DDS的时钟频率为，频率控制字FWORD为1，则输出频率为