基于vivado2017.4的 pynq-z2 PL端ILA（内嵌逻辑分析仪）的使用

最新推荐文章于 2023-09-19 21:27:43 发布
最新推荐文章于 2023-09-19 21:27:43 发布
阅读量844 收藏 1
点赞数
分类专栏： FPGA学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_44441367/article/details/107618550
版权

1、生成ILA IP
在这里插入图片描述
2、首先修改ip名字，其次确定探针数量
在这里插入图片描述
3、修改探针的位宽
在这里插入图片描述
4、生成ila的输出文件，修改cpu核心数
在这里插入图片描述
5、打开ila的层级关系
在这里插入图片描述
6、打开ila.v文件，找到ila模块
在这里插入图片描述
7、对ila进行例化，并保存，同时source窗口会自动更新层级关系（updating）
在这里插入图片描述
8、生成bit文件
在这里插入图片描述
9、成功生成bit文件
在这里插入图片描述
10、下载到开发板
在这里插入图片描述
11、点击运行触发器
在这里插入图片描述
12、点击运行触发器。黄框代表触发器的状态
在这里插入图片描述
13、添加探针
在这里插入图片描述
14、选择触发条件、进制、值
在这里插入图片描述

Zynq开发之-PYNQ配置 + XVC(Xilinx Virtual Cable)调试接口 + KV260 Base
hi94的博客
04-03 2665
PYNQ已经是我开发PL逻辑不可或缺的工具了，PYNQ极具方便性、灵活性，可以快速验证和测试逻辑设计，也可以利用 Python 的丰富库和工具来处理和分析数据，而不需要使用复杂的测试平台或软件环境。
基于pynq开发板的软硬件设计
qq_33946416的博客
08-16 1989
** 日程安排 ** 第一天：基于PYNQ开发板的SOC软件开发 第二天：基于FPGA的SOC软硬件开发流程(一) 第三天：基于FPGA的SOC软硬件开发流程(二) 第四天：基于高层次综合的硬件设计（一） 第五天：基于高层次综合的硬件设计（二） 第六天：基于HLS的卷积神经网络软硬件映射 第一天：基于PYNQ开发板的SOC软件开发 什么是PYNQ PYNQ is an open-source ...
43_ZYNQ7020开发板Vivado配置ROM并用Vivao自带逻辑分析仪分析
09-10
摘要：FPGA本身是SRAM架构，断电之后，程序就消息，我们利用FPGA内部的RAM资源实现ROM,每次上电把初始化的值先写入RAM。 一、实例化ROM的IP核 通过IP核实例化一个ROM，根据ROM的读时序来读取ROM中存储的数据。
PYNQ ILA vivado在线逻辑分析仪使用
qq_35608277的博客
04-01 1610
Number of probes 2 为设置需要观察信号的组为2组， Sample Data Depth 1024 设置采样的深度，这是需要消耗FPGA的BRAM的BRAM越大可以设置的采样深度就越大，当然编译速度会降低。 Probe Port 探针类似示波器的表笔，只是这里是在FPGA内部 生成 观察fpga cnt 和在sdk axigpio cnt 的速度差别，和axi 逻辑 启动s...
Vivado中使用逻辑分析仪ILA
坚持
10-15 1万+
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。 下面逐步讲解在线debug
PYNQ攻略(上)
xh116996的博客
08-26 1万+
总结一些我在学习pynq这块开发板时学习的知识点。
vivado SDK 2017.4中的project explorer窗口被关闭后如何打开
u011400634的博客
12-18 8129
方法：windows->show view 如果在那里面找不到project explorer,那么就选择最下边的others, 在搜索框中输入PRO,即可找到，如下图所示 如果帮到了您，请点赞
fpga内嵌逻辑分析仪使用方法
最新发布
明天你好的博客
09-19 1645
本文基于上文的工程文件，讲述了 fpga 内嵌逻辑分析仪的使用方法，内嵌逻辑分析仪是在 fpga 开发调试过程中一个很重要的一个工具，这个工具可以帮助我们去观察内部的一些信号它的一些变化，然后帮助我们去调试从而找到问题。
MYIR-ZYNQ7000系列-zturn教程(14)：在PL中使用ILA进行调试
瞎想的博客
05-22 3974
开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这个工程主要是用ILA观测FPGA输出管脚的波形 链接：https://pan.baidu.com/s/1sVfxSVcdcRS2wgOwJUl5yg 密码：0agy Step1 先新建一个vivado 工程 Step2点击这个Add Sources新建一个fpga工程 在弹出的对话框中选...
ZYNQ-基于BRAM的PS和PL数据交互
Vuko_Coding Zone
07-31 9587
学习内容 本文介绍关于AXI BRAM控制器的相关内容，针对数据量较少、地址不连续、长度不规则的情况，通过 BRAM 来进行数据的交互。 开发环境 vivado 18.3&SDK，PYNQ-Z2开发板。 AXI BRAM控制器 简介 BRAM控制器可以用于与 AXI 互连和系统主设备的集成，以与本地块 RAM 进行通信。 内核支持到块 RAM 的单次和突发传输，并针对性能进行了优化。 ...
PYNQ-Z2-Block RAM扩展存储空间.pdf
03-12
PYNQ-Z2开发板是一款支持PYNQ开源框架的开发平台。PYNQ开源框架可以使嵌入式编程用户在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq All Programmable SoC（APSoC）的功能。PYNQ-Z2除支持传统ZYNQ开发方式外，还可支持Python进行APSoC编程，并且代码可直接在PYNQ-Z2上进行开发和调试。可编程逻辑电路以硬件库的形式导入并且可以通过API编程，这种方式基本上与软件库的导入和编程方式相同。 PYNQ-Z2开发板以ZYNQ XC7Z020 FPGA为核心，配备有以太网，HDMI输入/输出，MIC输入，音频输出，Arduino接口，树莓派接口，2个Pmod，用户LED，按钮和开关。兼容树莓派连接器、Arduino屏蔽连接器以及Pmod连接器可以支持多种配件拓展，同时这些接口也可以用作GPIO 。
PYNQ-Z1 RAM IP核使用
Alefssio的博客
08-28 578
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录 前言 一、RAM资源简介 二、RAM IP核的使用 1.RAM IP核的使用步骤 2.读写数据 3.使用ILA检测读取数据是否正确 总结 前言 无论什么样的资源处理器RAM资源都是必不可少的只要我们在程序的运行过程中需要用到计算那么必然会产生数据，必须需要一个存储空间去存储我们计算的数据。RAM是一个非常重要的资源。 提示：以下是本篇文章正文内容，下面案例可供参考 一、RAM IP简介
【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据
热门推荐
RZJMPB的博客
01-14 2万+
VDMA可以把AXI4-Stream 类型的视频流通过S2MM，写入到DDR3中，反之也可以通过MM2S读入到VDMA接口的外设中。通过内嵌FPGA逻辑分析仪进行观察数据。
PYNQ-Z2上手
huanghu1230的博客
10-28 1432
总的流程： 1.HLS开发 2.VIVADO工程 导入IP核 Block Design 生成bitstream并导出 3.PYNQ上的操作 导入PYNQ python文件编写 在jupyternotebook 中new一个python文件。 在/pynq/xilinx/pynq/overlays/base目录下有base文件，通常我们需要将这个overlay导入到工程中 from pynq.overlay.base import BaseOverlay base = BaseOverlay("base.b
PYNQ开发板使用 Vivado PL 及PS调用
qq_35608277的博客
03-12 1572
PYNQ手册原理图管脚等 http://www.tul.com.tw/productspynq-z2.html PL使用 当做zynq的FPGA单独使用，verilog语言 micro USB下载，跳线换成JTAG启动 工程里加上PYNQ的boardfile PYNQ管脚约束 加source file code 流水灯 `timescale 1ns / 1ps //////////////////...
pynq-z2 初识(六) PS/PL 接口
战斗果冻的训练中心
07-13 4897
文章目录PS/PL接口PS GPIO简单示例MMIO示例allocateallocate函数Buffer示例DMA示例Interrupt简单示例 学习于PYNQ官方文档 PS/PL接口 Zynq在PS和PL之间有9个AXI接口，在PL端有4个AXI主HP(高性能)端口、2个AXI GP(通用)端口、2个AXI从GP端口和1个AXI主ACP端口。PS端中还有连接到PL的GPIO控制器。 这是pynq的四个类，用来管理PS端和PL端的数据移动 GPIO - General Purpose Input/Out
PYNQ-Z2(六)理解pynq是如何用的
果乐果香
06-02 1万+
【PYNQ-Z2试用体验】玩转PYNQ系列：三、PYNQ数字图像处理之图像采集 在硬件上，PYNQ-Z2为更好地扩展图像应用，同时配备了HDMI输入和HDMI输出端口。但硬件上并没有使用HDMI芯片进行控制，而是直接将HDMI接口连接到PL引脚。这意味着HDMI接口需要由可编程逻辑中的HDMI IP控制。在官方的PYNQ框架中，HDMI IP连接到PS DRAM，视频数据流可以从HDMI传输到内...
Vivado中ILA的使用
weixin_33717117的博客
03-22 2863
Vivado中ILA的使用 1.编写RTL代码      其中需要说明的是(* keep = "TRUE" *)语句的意识是保持cnt信号不被综合掉，方便以后的调试，是否可以理解为引出这个寄存器信号。 2.加入ILA核   3.配置ILA核     需要配置的参数主要有三个：1.Component Name,组件的名字，2.Number of Probes 需要抓取的信号的个数，3.Sample ...
Quartus II 13.0与modelsim的联合仿真！
weixin_44441367的博客
01-21 4937
Quartus II 13.0与modelsim的联合仿真！ 1、创建工程，进行工程配置 2、写Verilog代码，以及testbench 3、Tools —> Options —> EDA Tools Options，选择modelsim的安装路径 4、Assigments —> Settings —> Simulation 第三步导入testbench步骤: 5...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值