AXI4协议学习（一）

最新推荐文章于 2025-06-05 00:56:58 发布
最新推荐文章于 2025-06-05 00:56:58 发布
阅读量452 收藏 5
点赞数 6
分类专栏： FPGA/ZYNQ 学习 文章标签： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43982855/article/details/136597201
版权
文章讨论了在学习AXI4协议时遇到的关于READY和VALID信号交互的困惑，提出了一种理解——源端无需等待READY信号上升就可置VALID有效，但强调可能存在的先前解释的不一致性，表明作者可能需要进一步确认或更新知识。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

留坑，今天在学习AXI4协议的时候看到了这样一段话：
在这里插入图片描述
“源端不允许目的端的READY信号拉高之后，才将VALID信号置为有效状态”，但是前面的插图中又提到AXI的三种握手情况中有一种READY before VALID 握手，这不是自相矛盾吗？
思来想去，查了chatgpt，还是觉得这应该是说“源端不需要等目的端的READY信号拉高之后，才将VALID信号置为有效状态”好像合理一些，这是目前我的理解，之后有啥更改的再补充

AXI总线详解-AXI4读写操作时序及AXI4猝发地址及选择
OpenFPGA的博客
09-09 8659
AXI4读操作           图 4‑15 读通道架构   如上图所示，主设备向从设备通过读地址通道指定读数据地址及控制信号，从设备通过读数据通道将指定地址上的数据传输给主设备。           图4‑16 Read Burst 流程 1、当状态机的当前状态为WAIT_START时，master将ARVALID拉高。 2、slave收到ARVALID信号后，将ARREADY拉高，持续到一次burst_len传完为止。master收到ARREADY拉高的信号后，将ARVALID拉低。 3、AR.
深入AXI4总线- [一] 握手机制
qq_31515205的博客
06-19 1146
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册 （有的时候感觉手册写得太好了，忍不住就直接翻译了。。） 声明2：AXI 总线是 ARM 公司的知识产权 备...
AXI中READY与VALID之间握手关系
Kizuna_AI的博客
03-22 6332
AXI中READY与VALID之间握手需要满足的先后关系。
AMBA AXI协议规范讲解（3）
why584691794的博客
10-28 1149
本小节重点讲述了AXI规范中的基本构成和基本协议，比如经典的握手协议以及尊徐的规范。
Xilinx AXI INTC简单中断实现
liuzq的专栏
02-23 3227
/* * led_button.c * * Created on: 2014-9-30 * Author: */ #include <stdio.h> #include <math.h> #include "xparameters.h" #include "xgpio.h" #include "xgpio_l.h" #include "xintc.h...
AXI3协议学习
gocom2017的博客
12-23 897
回环突发，每次突发的其实地址必须对齐到传输大小，突发长度必须是2、4、8或16。每个主机的ID可以相同，ID的差异是在主机连接到互联时候，互联会给每个主机的ID高位，附加一个额外的ID位，保证主机的唯一性，给主机回复数据时候，会把高位额外的ID抽掉回复。2、主机发起一个和独占读相同地址的独占写，独占读和独占写之间，没有发生其他主机对访问地址的写，则独占写成功，否则访问失败，写地址位置不会被更新。3、独占写完成，独占访问结束，否则，从机会一直监视独占读地址，直到独占写完成或者独占地址改变，继续新地址监视。
AXI总线协议（中文）+AXI总线协议（英文）
06-26
理解AXI协议需要深入学习其地址空间、事务类型、握手信号、数据包格式等内容。通过阅读中文和英文版本的文档，你可以详细了解这些概念，以及如何在实际设计中应用AXI协议来优化系统的性能和功耗。对于硬件设计师来说...
FPGA学习经验的总结之一：AXI4协议
07-25
AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线
AMBA AXI总线协议中文版
02-17
AXI3是AXI协议的一个重要里程碑，它引入了分离的读写通道、流数据传输以及更灵活的数据宽度，这些特性极大地提高了系统的并行处理能力和数据吞吐量。 1. **分离的读写通道**：AXI3将读和写操作分开，使得在任何时候...
基于AXI4总线协议的读写控制verilog代码
03-19
通过阅读和理解这些代码，可以深入学习如何在硬件层面实现AXI4协议和Aurora接口的交互。 总之，基于AXI4总线协议的读写控制Verilog代码是FPGA设计中的核心部分，它涉及到系统级通信和数据交换的高效管理。理解并...
AMBA_axi3_axi4_axi-lite_ace_ace-lite.pdf
05-28
AMBA AXI协议主要分为四个版本，包括AXI3、AXI4、AXI4-Lite和AXI Stream，而ACE（Accelerator Coherency Port）协议则用于提供与主处理器一致的高速缓存协调接口。ACE-Lite是ACE的一个简化版本。 AXI3（Advanced ...
AXI4协议详解（二）
热门推荐
TechDiary的博客
08-16 1万+
写在前面：上一篇文章我们介绍了AXI4协议各通道的信号构成与握手机制，之后我们将在解析读写过程的同时，手把手教你实现一个从机的读写过程。由于今天的篇幅所限，本篇文章将实现一个从机的写过程，作为协议解析与实现系列的一个开始。回复AXI4可以得到本系列的RTL设计以及仿真环境，链接有实时更新。 文章链接：https://mp.weixin.qq.com/s/b87ZkPyX68vYoiMXLjjB9g 先说下读完这篇文章的预期结果，也算是一个小作业——完成一个AXI4从机写过程的rtl设计，并使用VIP验.
中断处理程序
技术风向标
04-10 199
通知操作系统发生了外部事件的机制是中断当前运行线程并将控制转移到中断处理程序。 在中断处理程序可以运行之前，必须保存足够的硬件状态以保证在中断处理完成后系统能恢复线程的上下文。新调用的中断处理程序将经历在硬件层次结构中上移带来的所有延迟（除了页面故障）。如果该中断处理程序最近没有运行过（或者中间程序很节约时间），那么它的任何代码或数据不太可能保留在 TLB 或高速缓存中。 当再次调度已中断...
ShenNiusModularity项目源码学习（33：ShenNius.Admin.Mvc项目分析-18）
gc_2299的博客
06-02 551
学习并分析ShenNiusModularity项目中的文章管理页面
【Python 学习笔记】dictionary unpacking
cbldzz的博客
06-03 315
【代码】【Python 学习笔记】dictionary unpacking。
java基础学习(二十)
AbaseZ的博客
06-01 1065
在子类中可以根据需要对从父类中继承来的方法进行改造，也称为方法的重置、覆盖。在程序执行时，子类的方法将覆盖父类的方法。
CppCon 2014 学习:Defensive Programming Done Right.
虾球
06-02 794
这段摘要讲的是：这个大纲展示了如何从系统设计、接口约定，到实现防御、测试验证，全流程构建健壮、可控、可测的 C++ 组件库。 Physical Design（物理设计） 关注：程序的组织结构和部署方式 包括： 头文件（ / ） 实现文件（） 静态库、动态库（, , ） 表示“我们如何组织代码和构建产物” 示例： 总结对比 特性 Logical Design Physical Design 本质 行为的设计 结构和文件的组织方式 关注点 类、函数、契约 文件、模块、编译边界
学习笔记：3个学习AI路上反复看到的概念：RAG，Langchain，Agent
FBeetle的博客
05-31 457
RAG的能力核心是有效结合了检索和生成两种方法。基本思路是把私有数据进行切片，向量化后通过向量检索进行召回，再作为上下文输入到通用大模型，模型再进行分析和回答。同时，AI Agent也可以利用RAG技术来提高其在特定任务（如问答或对话系统）中的性能，尤其是在需要外部知识来支持决策时。RAG可以作为LangChain（如果它是一个语言处理工具）的一部分，用于提供更加丰富和准确的语言生成能力。AI Agent可能使用LangChain来处理自然语言的任务，比如理解用户输入和生成响应。
【AI学习】transform模型
最新发布
gogo小Sa的专栏
06-05 721
CNN（Convolutional Neural Network）是卷积神经网络，它能够从低级特征到高级语义特征逐步提取信息，这种逐层提取和组合特征的方式，在图像和视频领域取得了显著成果，但是不适合不定长序列的处理。（multi-head attention）则进一步增强了模型的表达能力，使其能够同时关注输入序列中的不同部分，捕捉更加复杂的语义关系。1、准备训练数据：准备多组训练数据（x,y），例如(X1,Y1)、(X2,Y2)...（Xn,Yn），x表示输入，y表示预期输出。
深入理解AMBA AXI4总线协议
"AXI4学习中文资料，涵盖了AMBA AXI协议的详细介绍，适合Xilinx Zynq等平台的AXI4总线协议初学者。资料内容包括AXI协议的关键特征、通道结构以及读写交易的工作原理。" AXI4（Advanced eXtensible Interface）是ARM...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值