【嵌入式】FPGA基于VGA图像显示

一、实验准备

实验任务：

1.用Verilog HDL设计一个数字跑表，所需引脚和功能如下所示：

2.通过通过Verilog编程从VGA端口生成图案

实验环境：

• 软件：QuartusII 13.0
• 开发板：Intel DE2-115

二、数字跑表

新建工程后，选择创建Verilog HDL File，写入以下代码：

module running_gly(clk,reset,pause,msh,msl,sh,sl,minh,minl);
input clk,reset,pause;
output [3:0] msh,msl,sh,sl,minh,minl;
reg [3:0] msh,msl,sh,sl,minh,minl;
reg count1,