there is no debuge core【vivado 2023.2】

已于 2024-03-07 18:13:51 修改
阅读量1.2k 收藏 11
点赞数 8
分类专栏： vivado/vitis 2023.2 文章标签： fpga开发
于 2024-03-07 17:54:18 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43322322/article/details/136527885
版权
文章讲述了在使用ILA时遇到的问题，即程序执行后ILA界面未自动出现，解决办法是先启动通过PS端的Vitis或XilinxSDK运行程序，且指出该问题通常与时钟配置相关。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

there is no debuge core

问题：program device后没有自动跳出ila界面
解决方法：因为我的ila时钟是从ps端接入的，所以要启动ps端才行。ps端启动是在vitis或者xilinx sdk运行程序。
在这里插入图片描述
tip：这个报错基本上是与时钟有关。

Vivado2023.2版本第三方工具设定modelsim和sublime默认设定问题
2301_77769636的博客
01-23 2370
2033.2 版本Vivado在第三方仿真工具modelsim和第三方开发环境sublime上，不能像老版本的Vivado能直接设定把第三方工具直接设定为默认启动项。
VIVADO2017.4FPGA烧写文件下载步骤.docx
11-11
利用VIVADO编译器进行烧写程序，既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等，利用VIVADO编译器进行烧写程序，既有烧写BIT文件也包括MCS文件。详细概括了烧写步骤等等
程序下载到FPGA板子后，VIVADO显示There is no debug cores.原因及解决办法。
qq_42403313的博客
09-08 1万+
程序下载到FPGA板子后，VIVADO显示There is no debug cores.原因及解决办法。 可能情况如下： 1、没有例化 ILA IP核 如果不需要上板抓波形，不使用ILA也行，如果要上板抓波形，在程序里例化一个ILA IP核比较方便，此IP核可以同时抓取多路信号（2018.3版本最多可抓1024路），可以根据信号来设置位宽、深度等参数。 2、已经成功例化ILA核，但依然显示There is no debug cores. ILA无法正常启用，有可能是ILA的输入时钟信号不正常，可用示波器看
Vivado-警告-没有Debug ILA core, Probes窗口空白
理论结合实践，开启你的电子学习新方案！
10-24 1万+
大概是说设计里没有ILA core，但是debug文件里有ILA core，而且debug probes窗口下什么也没有。但是，我综合后明明插入了debug core呀，而且在约束文件里也自动生成了相关信息，查看schematic，也添加了debug相关的两个元件，为毛program时就是看不到呢？ 解决： 1： VIO 和 ILA 的CLK 有问题。 2： 我查的X...
xilinxFPGA
ld1400295265的博客
10-09 4936
FPGA新手，最近在调试xilinx的FPGA，起初采用的是XCKU040FFVA1156芯片的开发板，直接在vivado2017.4上调试，没有出现任何问题，但是可能由于擦写频繁或者是不正当操作，导致芯片的JTAG口出现问题。后面重新采用KC705的开发板进行验证，并未更换vivado软件，在程序中加入debug模块，可以正常编译，但是下载完程序之后时钟显示there are no debug ...
Vivado+FPGA:如何使用Debug Cores（ILA）在线调试
SKYQQCLOUD的专栏
11-05 3万+
在Vivado下在线调试是利用ILA进行的，Xilinx官方给出了一个视频，演示了如何使用Vivado的debug cores，下面我根据这个官方视频的截图的来演示一下： 官方的视频使用的软件版本为2012.2，不过在2015.3下也是差不多的。 第一步：标记需要debug的信号 例如： VHDL：attribute mark_debug of sineSel  :  signa
基于vivado2023.2 第1个工程 用ZYNQ的PL(FPGA)设计流水灯
02-26
在本文中，我们将深入探讨如何使用Vivado 2023.2工具来创建第一个基于ZYNQ的FPGA（Field-Programmable Gate Array）设计，具体为实现一个经典的流水灯应用。ZYNQ系列是Xilinx公司推出的SoC（System on Chip）平台，...
软件vidado2023.2按键控制LED 灯
03-28
在本文中，我们将深入探讨如何使用Vivado 2023.2软件来实现一个基本的按键控制LED灯的设计。Vivado是一款强大的硬件描述语言（HDL）集成开发环境，广泛应用于Xilinx FPGA（现场可编程门阵列）和SoC（系统级芯片）...
Vivado使用教程 vivado2018.2.zip
08-07
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试. 里面涵盖了vivado关联第三方代码编辑器，vivado关联第三方仿真软件，vivado软件的基本开发流程。...
vivado烧写与擦除flash.pdf
05-12
vivado烧写与擦除flash细致文档，介绍具体。每一步都有配图
Vivado 2024.2安装指导手册，包括要求配置以及下载安装
最新发布
03-23
Vivado 2024.2安装指导手册，包括要求配置以及下载安装
数字 01 Vivado2018.2安装及实操
qq_41034231的博客
05-12 7270
1、一开始的关于连接到网络检查vivado版本的选项我都选了ignore 选择第二个 Design edition 3、 安装的软件都确定安装，然后安装完毕，软件自动开启license manager， 点击load license，选择license（有史以来啥啥啥的那个） 然后点击view license status 新建第一个工程： Create project Next 工程名和工程路径 RTL工程 Next Next 选择芯片，后面应该还可以更改（tool
【vivado】ILA调试报错 The debug hub core was not detected 以及 Data read from hw_ila [hw_ila_1] is corrupted
yundanfengqing_nuc的专栏
08-07 2万+
报错一： WARNING: [Labtools 27-3361] The debug hub core was not detected. Resolution: 1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active. 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vi.
Vivado dubug core被删除解决方法（The debug hub core was not detected, Dropping logic with cellname:'xxx'）
hb_wxz的博客
11-09 2万+
情景描述： 使用Vivado 2017.4书写Verilog代码，并且创建debug core进行信号抓取。添加完debug core并成功Run Implementaion,在IMPLEMENTATION的结构图中可以看到相应的ila_core和hub都已经建立。在生成bit文件的时候出现warning告知debug core被丢掉了，因为没有在设备上找到相应的内容，警告截图如下： 虽然bit...
Vivado中Debug的操作方式
mwttry的专栏
08-16 5207
Vivado中Debug的操作方式 Vivado中提供了多种Debug的操作方式，下面就来总结一下： 1. 代码中例化ILA IP核 第一种，直接例化ILA IP核： 需要探测多少个信号，信号的位宽是多少，直接选择即可： 下面界面可以选择探测信号宽度以及触发方式： 可谓之简单粗暴，如果没人干预你，就这样用也没关系。之后直接在程序中例化即可。 2. 通过网表标记 综合后生成网表，在网表中设置Debug：Mark Debug。 或者在综合后的原理图中Mark Debu.
vivado应用hardware manager进行JTAG调试常见问题
晨曦微露
10-14 2万+
一、连接问题 有时会无法连接target，可能的原因。 A.目标硬件可能无法运行在缺省的target频率。 可以调整硬件target或者线缆的TCK管脚时钟频率。不同器件的特性可能不同。 B. IR(instruction register)长度不符 Vivado工具自动设置不同器件的IR长度，可能与实际不符...
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决
热门推荐
坚持
05-06 6万+
WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped. INFO: [Labtools 27-1434] Device xc7k410t (JTAG device
vivado2020.1和vivado2023.2能一起使用吗
12-28
### Vivado 不同版本共存的可能性 多版本的 Vivado 可以安装在同一台计算机上并实现共存使用。对于 Vivado 2020.1 和 Vivado 2023.2 的情况，这两个版本能够被成功安装于同一操作系统环境中而不互相干扰[^2]。 为了确保不同版本之间不会发生冲突，在安装过程中应当注意： - 安装路径的选择应避免覆盖旧版软件，默认情况下，新的 Vivado 版本会在独立目录下完成部署。 - 需要管理好环境变量 PATH 设置，防止命令行工具调用时出现混淆现象。可以通过修改 shell 初始化脚本（如 `.bashrc` 或者 `.zshrc` 文件），来控制每次启动终端时所使用的特定版本的 Vivado 工具链。 如果遇到某些组件无法正常工作的问题，可能是由于新老版本之间的依赖关系处理不当引起的。例如 docnav 组件可能在同时存在多个版本的情况下出现问题[^3]。此时建议单独测试各个版本的功能完整性，并查阅官方文档获取更详细的兼容性指导信息。 ```shell # 修改 .bashrc 来指定 Vivado 版本 export XILINX_VIVADO=/opt/Xilinx/Vivado/2023.2 # 更改为实际安装路径 source $XILINX_VIVADO/settings64.sh ```
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值