如何有效的将vivado工程有效的同步到GitHub上

最新推荐文章于 2024-06-23 22:39:00 发布
最新推荐文章于 2024-06-23 22:39:00 发布
阅读量1.8k 收藏 6
点赞数 1
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_43240387/article/details/88036595
本文详细介绍了如何在Vivado中配置环境变量，建立标准的工程目录结构，包括WORK、RTL、IP和cons文件夹。此外，还介绍了如何通过ipcontainer整理IP文件，以及将IP压缩包导入新工程的方法。最后，通过生成并使用tcl文件，实现工程的自动化创建。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

step1：添加环境变量

如我的vivado安装目录在：D:\My_Sofewave\Xilinx\Vivado\2017.4\bin
如何添加环境变量

step2：

  • 在一个新的文件夹下建立如下图的四个文件夹，WORK用于创建新的工程，RTL对应工程源代码，IP是生成的IP信息，一个IP对应一个xcix文件，cons对应约束文件。最后在工程里面生成一个creta.tcl的引导文件，WORK工作目录就可以删除了。
    关于ip系数文件， 可以通过ip container对ip进行文件进行整理，能够使文件更加清晰明了。
    第一个文件
    如何生成IP核的文件
  • 将生成的IP压缩包像导入源文件一样导入新工程里面
    导入IP

step3：在工程下可以导出tcl文件，可以利用tcl文件，在对应文件下启动终端命令行

  • 完成工程创建，这里生成的tcl文件名称为create.tcl
upgrade [get_ips] //更新IP

导出tcl文件

vivado -mode tcl -source ..\create.tcl
  • 调用终端命令在对应的文件目录下打开终端，这里是在create.tcl 的上一级目录，.. 表示返回上一级目录，\create.tcl，表示找到这个文件夹下的tcl文件
    打开powershell

bilibil链接

Lanagun
关注
Vivado使用误区与进阶【1.0】
qq_43416206的博客
12-01 168
当然，我们没必要遍历每种策略。更多时候，选择怎样的策略是一种经验的体现，另外，即使找到了最佳实现策略，也仍旧有可能不满足时序要求，这时候我们还可以参考《用 Tcl 定制 Vivado 设计实现流程》 中所述，对设计实现的流程进行进一步的个性化定制。随着设计规模的不断扩大，以及 SoC 设计的兴起，越来越多的 IP 被整合到大设计中，曾经为高性能设计而生，便于统一管理和控制的自顶向下的设计流程变得不再适用， FPGA 设计也跟大规模 SoC 设计一样，需要采用层次化的设计流程，即自底向上的流程。
使用git管理vivado工程
qq_42061637的博客
11-12 592
使用git管理vivado工程
vivado如何移植工程
m0_46338661的博客
06-23 3769
5.完成以上复制操作后，用vivado打开A工程，重新添加刚刚复制的文件，如下图。1.分别打开两个工程所对应的文件夹，点开.srcs文件夹下的sources_1。点击Add Files，.v文件就直接添加，IP核就添加文件夹下的.xci。4.将B文件夹下里的ip文件夹下的coe文件复制到A对应的文件夹下。2.将B文件夹下里的new文件中的.v文件复制到A对应的文件夹下。3.将B文件夹下里的ip文件中的IP核文件复制到A对应的文件夹下。6.完成以上操作就🆗啦。
如何获取 Github 上Xilinx Vitis, Vitis 库等资源
OpenFPGA的博客
04-06 1677
点击蓝字关注我们本文来自 XILINX 产品应用工程师 Yang Chen自从 Vitis 发布后，Xilinx 在 Github 上持续开源了很多资源，方便开发者进行自己的设计，减少产...
Vivado FIFO IP核测试与分析（附GitHub源码）
跳跳骑士的博客
02-04 1715
本项目用于测试Vivado提供的FIFO IP核不同配置的时序与逻辑，以供设计参考。
FPGA版本管理（三）如何用GIT管理Vivado工程
ONE_PUNCH
05-29 6984
文章目录1.创建VIVADO工程1.1工程目录结构确定1.2创建工程2.IP Core管理3.生成tcl脚本4.GIT提交5.重构版本 GIT管理Vivado工程的流程及步骤： 1.创建VIVADO工程 1.1工程目录结构确定 按以下工程目录结构创建工程。 xxx_project -prj -src -xdc -ipcore -coe -ipcore -ipcore -tcl Tips: 目录结构的确定，主要有两个目
基于Xilinx FPGA的CAN总线通信实现：清晰注释的Verilog源码及Vivado工程兼容性 - Verilog
05-25
最后提到完整的工程项目已经上传到GitHub，确保了代码可以在Vivado 2020.1及以上版本中运行并兼容7系列以上的FPGA芯片。 适合人群：对于希望深入了解FPGA内部工作机制及其应用于工业控制或汽车电子领域的开发者来说...
Vivado_IDE（2）使用Vivado进行工程设计综合【上】
一个会写代码的烤鸭
06-12 6062
（2）使用Vivado进行工程设计与仿真【上】 作者：毛茏玮 / Saint 掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub：github.com/saint-000 知乎：https://www.zhihu.com/people/saint-80-61/columns 2.1编译仿真库 Viva.
Vivado_IDE（2）使用Vivado进行工程设计综合【下】
一个会写代码的烤鸭
06-12 3509
（2）使用Vivado进行工程设计综合【下】 作者：毛茏玮 / Saint 掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub：github.com/saint-000 知乎：https://www.zhihu.com/people/saint-80-61/columns 7）Report_metho.
Xilinx FPGA实现CAN总线通信的Verilog源码解析与Vivado兼容性指南
最新发布
08-10
如何在Xilinx FPGA上利用CAN IP核实现CAN总线通信。提供了完整的Verilog源码，涵盖时钟...其他说明：本文提供的源码已在GitHub上公开，方便读者下载和参考。建议使用Vivado 2020.1及以上版本进行开发，以获得最佳效果。
Vivado-CI:一个简单的 Vivado（Verilog 和 VHDL）持续集成工具，可与 Travis-CI 无缝集成
07-02
Vivado-CI 注意：服务器已宕机，请自行创建服务器（查看server-side文件夹中的README），然后修改.travis.yml的地址.travis.yml Vivado-CI是用于基于 Vivado 的项目（VHDL 和 Verilog）的持续集成系统。 它以最少的配置与 Travis-Ci 和 GitHub 完全集成 如何用于您的项目 只需将.travis.yml （以及.gitignore如果您愿意）复制到您的 GitHub 项目中，您就可以开始了！ 不要忘记在在您的存储库上启用 Travis-CI！ （可选）配置 构建的所有配置都在.travis.yml文件中完成，只需在此处更改全局变量： VIVADO_CI_SERVER和VIVADO_CI_PORT定义了将在其上构建存储库的主机。 如果您创建自己的 Vivado-CI 服务器，请确保在提供.travis.ym
Vivado版本控制
helloworldchina的博客
12-02 1968
如果您有幸进入FPGA领域，那么会遇到版本控制问题，本文讲解的是如何用git进行Vivado进行版本控制。
如何在vivado中使用git
leondonghotmail的博客
05-08 634
gitignore 文件的前5行表示 git 只跟踪 ip 文件夹的 xci 和 coe 文件。gitignore 文件 （应在src文件夹下）
关于hdl下载下来的vivado程序一次性编译
qq_20785973的博客
07-10 2738
   第一次在github上面下载程序，下来的都是tcl后缀的文件，当时挺束手无策的，这里给出自己亲测有效的办法： 这里有三种方法： 如果只是解压某一个工程，可以直接用vivado，批量解压可以用Cygwin64，模拟嵌入式操作系统来解压。 一、解压单个工程 1、安装vivado 2、解压某个文档 比如我的下载下来的hdl代码是放在F盘，想解压F:\github\hdl_master_...
使用Git进行Vivado版本控制
black_pigeon博客
12-05 1万+
前言   学习FPGA也有一段时间了，现在工程相较于以前，一个工程的可能所需要占据的空间有几百兆甚至更大，也在想着有没有什么好的办法来管理这些工程。常见的版本控制就是git了，因此使用git来管理vivado工程，能够给工作提升一定效率(????大概)。 1 目录结构   使用git管理vivado工程的时候，需要使用到TCL，对于我这种小白，TCL是万万看不懂的。好在vivado就有那种可以生成这些脚本的命令，直接用就好了。但是，好的目录结构，才能让管理工作更加高效。   刚好那天看到了fpgadeve
【 Vivado 】使用工程模式
Reborn Lee
12-23 6994
目录   Overview Project Mode Advantages Creating Projects Different Types of Projects Managing Source Files in Project Mode Using Remote, Read-Only Sources Archiving Projects Creating a Tcl Scr...
vivado的简单使用
热门推荐
cnkuaike123的博客
09-13 3万+
15/9/12 使用vivado查看生成电路图：且器件必须set as top 使用ctrl+a/t可以按列选择文本
vivado啊
大白菜的博客
05-08 2675
作为一个渣渣，今天看一个卷积和viterbi译码的译码的代码，看不懂突然把输入数据加0再给viterbi译码的IP核 s_axis_data_tdata <= {5'd0,dout[1],2'b11,5'd0,dout[0],2'b11}; 原来是为了凑16位，所以前面补5个0，后面+data+0 可以具体看看data_in 而且知道建RAM和ROM用block ...
Vivado工程重建
yundanfengqing_nuc的专栏
06-09 3159
实际工作中，在完成一个项目的过程中，往往会出现很多个中间版本，一般对于版本的管理就是上传git。而一个FPGA工程所需要占据的空间就有几百兆甚至更大，将整个工程上传git，显然是不现实的。这时候就需要对fpga工程进行简化，删除多余的文件，只留下必要文件供工程重建或者重新跑一下代码使用。这里简单介绍使用TCL脚本重构vivado工程，只需要利用vivado生成重建工程脚本和源文件，即可自动回复工程。具体操作如下： （1）生成tcl脚本 打开需要被重建的vivado工程：在File下选择W...
vivado文件转发
03-08
在 Vivado 中完成 IP 打包之后可以选择将其发布为独立 ZIP 文件形式分发给他人。 #### 使用 Xilinx Cloud Storage Service (XCSS) XCSS 提供了一种安全可靠的云端存储解决方案专门针对 FPGA 开发者而设。它支持大...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值