FPGA串口波特率与系统时钟频率关系

本文详细解析了FPGA中串口波特率与系统时钟频率的关系,以50MHz系统时钟为例,计算9600波特率下所需分频计数值,揭示了波特率设置原理。

                                   FPGA串口波特率与系统时钟频率关系
       
       

          FPGA主板频率是50Mhz,T=20ns

          9600波特率指的是9600bps,9600bit/s

          然后周期是1/速率 = 1/9600 = 1.0416666667*10^(-4)=104167ns     (也就是说每104167ns传输一个bit位的数据)

          波特率分频计数值:104167/System_clk_period=104167/20=5208        

          波特率分频计数值 :50_000_000/96000 = 5208     (系统时钟频率为50MHZ,也就是说系统时钟经过5208次计数后到达                                                   5208*20=104167ns,即经过1个波特率周期,一个波特率周期可以完成一个bit位数据的传输)
   
          计数值与波特率之间的关系如表 1 所示: 

          

评论 3
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

疾风小白白

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值