使用cadence spectre 的device check来检查电路晶体管的stress (over voltage)

最新推荐文章于 2023-07-22 13:12:01 发布

天印湖的倒影

最新推荐文章于 2023-07-22 13:12:01 发布

阅读量4.7k

点赞数 6

分类专栏： Cadence IC设计环境文章标签：其他经验分享

本文链接：https://blog.youkuaiyun.com/weixin_42099269/article/details/121750993

版权

本文介绍了如何利用Cadence Spectre的assert和device check功能检查电路中晶体管的过电压应力问题。通过创建device_stress_check.scs文件，设置检查项并包含在仿真设置中，结合在simulation/option/analog/check的配置，可以在Spectre log中获取警告信息，从而有效地监测晶体管的stress状况。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

Spectre Tech Tips: Spectre Assert and Design Check Overview - Custom IC Design - Cadence Blogs - Cadence Community

更多关于spectre assert的内容请参考上面的连接。下面介绍如何利用assert check来报stress的问题。

先写一个device check的.scs文件，比如叫device_stress_check.scs

strchk1 assert sub=n_p9_hpcrvt expr="abs(V(g,s))>1.05" message="n_p9_hpcrvt max volt exceeded" duration=20p
strchk2 assert sub=n_p9_hpcrvt expr="abs(V(g,d))>1.05" message="n_p9_hpcrvt max volt exceeded" duration=20p

stress_dcCheckLimit checklimit checkallasserts=yes enable=[ "strchk*" ] severity=none
stress_dcOpCheckLimit checklimit checkallasserts=yes enable=

最低0.47元/天解锁文章