xrun仿真verilog

天印湖的倒影

于 2021-12-01 23:44:10 发布

阅读量3.5k

点赞数 1

分类专栏： Digital Design 文章标签：其他经验分享 fpga开发

本文链接：https://blog.youkuaiyun.com/weixin_42099269/article/details/121667605

版权

这篇博客介绍了如何使用xrun命令进行Verilog仿真。通过两个Verilog文件，一个模块和一个测试 bench，仿真命令包括xrun、指定输入文件及访问权限，并配合dump_wave.tcl配置波形输出。在仿真完成后，可以使用simvision工具来查看和分析波形。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

有两个verilog文件，一个模块，一个tb

module led_demo(
	input clk,
	input rst_n,

	output reg led
);

reg [7:0] cnt;

always @ (posedge clk)
begin
	if(!rst_n)
		cnt <= 0;
	else if(cnt == 10)
		cnt <= 0;
	else 
		cnt <= cnt + 1;
end

always @ (posedge clk)
begin
	if(!rst_n)
		led <= 0;
	else if(cnt == 10)
		led <= !led;
end

endmodule

`timescale 1ns/1ps

module led_demo_tb();

parameter SYSCLK_PERIOD = 10;

reg SYSCLK;
reg NSYSRESET;
wire led;

initial
begin
    SYSCLK = 1'b0;
    NSYSRESET = 1'b0;
end

initial
begin
    #(SYSCLK_PERIOD * 10 )
        NSYSRESET = 1'b1;
	#1000
		$stop;
end

always 
    #(SYSCLK_PERIOD / 2.0) SYSCLK <= !SYSCLK;

led_demo led_demo_ut0 (
    // Inputs
    .rst_n(NSYSRESET),
    .clk(SYSCLK),

    // Outputs
    .led( led)
);

endmodule

仿真命令：

xrun led_dem o_tb.v led_demo.v