Slicer/DCVS simulation - metastability 动态比较器的亚稳态仿真

最新推荐文章于 2025-04-23 09:34:56 发布

天印湖的倒影

最新推荐文章于 2025-04-23 09:34:56 发布

阅读量2.2k

点赞数

分类专栏： Analog Design 文章标签：其他

本文链接：https://blog.youkuaiyun.com/weixin_42099269/article/details/105268619

版权

本文介绍了动态比较器（Slicer/DCVS）的亚稳态特性，通过在输入端施加小电压并测量输出电压变化时间tm来评估再生时间常数。tm可用于计算比较器的错误概率，并通过周期性稳态分析模拟亚稳态。重点讨论了如何利用PSS分析和 Shooting Newton 方法来研究动态比较器的性能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

以前工作的上网机没有中文输入法，再用中文写一遍

1, Dynamic latch comparator (slicer), rather than the traditional continuous time comparator, uses the "metastability" instead of "gain" or "bandwidth" to characterize the circuit design. [1]

和放大器/连续比较器不一样，动态比较器使用“metastability”来衡量(某速度下的)增益和带宽。

2, To simulate the metastability, apply a small voltage (~10uV) to the slicer input, then toggle the clk to let the slicer sense. Then the output voltage waveform is monitored and the time for the waveform to change from latching node Vx=V1=1x to Vx=V2=2.718x(the constant 'e') is measured. (Vx=1x, e.g., Vx=10uV as an arbitrary small voltage, any small voltage is OK)

要仿真亚稳态，在slicer的输入端给一个小输入，然后把CLK振起来让比较器采样。监测输出电压波形，记录下输出电压从一个值变化到另一个更大值的时间，比如从10uV变化到27.18uV。

3, The time from Vx