【Verilog基础】4.基本语法

最新推荐文章于 2024-10-18 14:52:07 发布
原创 最新推荐文章于 2024-10-18 14:52:07 发布 · 782 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

这篇博客介绍了Verilog语言的基础知识，包括数值的二进制表示如原码、反码和补码，以及它们在数字电路中的应用。详细阐述了原码、反码和补码之间的转换，并举例说明。此外，还讲解了Verilog中的可综合与不可综合语法，强调了补码在数字电路运算中的重要性。同时，讨论了条件操作符、时延控制、边沿触发事件、循环语句、过程赋值语句、模块例化和参数化等关键概念。最后，提到了常数函数和Automatic函数的特性及其在Verilog编程中的作用。

1、数值二进制表示：二进制原码、二进制反码、二进制补码

 原码转反码，假如原码是正数，反码等于原码：假如原码是负数，除了符号位不变，其他的全部取反。

反码转补码，假如原码是正数，补码等于反码：假如原码是负数，补码等于反码加一（不用递进）

二进制有符号数（原码、反码、补码）
10进制 二进制原码 二进制反码 二进制补码
0 0000_0000 0000_0000 0000_0000
1 0000_0001 0000_0001 0000_0001
-1 1000_0001 1111_1110 1111_1111
127 0111_1111 0111_1111 0111_1111
-127 1111_1111 1000_0000 1000_0001
-0 1000_0000 1111_1111 NA
最低0.47元/天 解锁文章
Verilog语法入门 （一） 数值表示，数据类型及运算符
EfunStudy的博客
07-06 4661
一些Verilog的基础知识点，下一次开始介绍模块的结构框架和时序结构。
verilog实现二进制计数器，约翰逊(Johnson)计数器，环形计数器
Mr.zhang的博客
05-07 1万+
https://github.com/zsylov/verliog-study/blob/master/2019.5.6%E8%AE%A1%E6%95%B0%E5%99%A8.md 用verilog实现一个4bit二进制计数器。 ==== a) 异步复位 b) 同步复位 input clk, rst_n; output [3:0] o_cnt; ```verilog `timescale...
Verilog 赋值
luoai_2666的博客
06-02 3085
连续赋值assign 针对wire，连线的值时会随着它的驱动源的变化而立刻变化。 过程语句always 针对reg型， 基本格式 always@(敏感信号条件表) 各类顺序语句；//always里的语句是顺序执行的 1. always @(a or b) //a,b也可 2. always @ (*) 3. always @(posedge clock or posedge reset) 1是电平触发，在高或低电平保持的时间内触发，组合电路。 2 是组合逻辑电路的描述方式；为了防止考虑不周全带来
verilog基本语法
最新发布
vyvyvyvtfr的博客
10-18 1605
介绍了Verilog中的基本语法，并给出示例
Verilog的基本语法
Ｔhe Ｗing of Ａngles的专栏
04-05 1910
      模块是设计的基本单元，在Verilog中包括行为建模（用于综合和仿真）和结构建模（用于综合）       在Verilog中，begin和end充当了C语言中大括号的角色，在这两个关键词之间是程序的内容部分；      模块基本结构：module   module_name（Portlist）；//注意此处有分号                           endm
01.verilog基础模块.pdf
06-18
基础模块是Verilog中构建复杂系统的基本单元，它们包括了数据类型、变量、运算符等基本概念。以下为详细知识点： 一、数据类型 Verilog中的数据类型用于描述硬件电路中的数据和信息。常见的数据类型包括： 1. 整数...
Verilog语法基础.pdf
07-30
黑龙江大学提供的讲义内容涵盖了Verilog的基础语法和设计层次，这对于学习和应用Verilog进行IC设计无疑是极为有益的资源。通过不断的学习和实践，从业者能够提升自己在数字IC设计领域的技能和水平。
01.Verilog基础语法
qq_45801179的博客
07-16 2890
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻功能。Verilog语法分为可综合的语法和不可综合的语法，可综合的意思是可以综合成实际电路，同理不可综合就是不能形成实际的电路。VHDL语法自由,易学易用语法严谨,上手较难适合算法级,门级设计适合系统级设计代码简洁代码冗长发展较快发展缓慢。
数字电子技术基础：第9章 Verilog HDL基本语法.ppt
06-12
数字电子技术基础：Verilog HDL基本语法 Verilog HDL是一种硬件描述语言（HDL），用于描述数字电子系统的行为。它能够高效地描述数字系统的结构和行为，使得数字系统的设计、Verification和Implementation变得更加...
verilog基础概念.txt
01-29
#### 七、Verilog语法的基本概念 - **模块**: Verilog HDL的基本单位，用于描述电路设计。 - **抽象级别**: - 系统级: 描述系统的外部行为。 - 算法级: 描述算法逻辑。 - RTL级: 描述数据流和控制逻辑。 - 门级...
Verilog语法详解
07-10
清晰明了，简单易懂，刚学习Verilog的人的必备良书，不看不要后悔！
verilog语法讲解
04-26
verilog 教程
Verilog基础语法讲解
04-09
Verilog基础语法讲解，Verilog基础语法讲解，Verilog基础语法讲解，Verilog基础语法讲解
verilog语法大全
11-05
verilog编写规范大全，很全的语法介绍，很有用哦。
Verilog基本语法
03-28
Verilog HDL基本语法。快速入门必备！！！！！！！！！！
verilog 基本语法 ｛｝大括号的使用
热门推荐
kebu12345678的博客
03-22 2万+
｛｝的基本使用是两个，一个是拼接，一个是复制，下面列举了几种常见用法。 基本用法 { }表示拼接，{第一位，第二位…}； {{ }}表示复制，{4{a}}等同于{a,a,a,a}； 所以{13{1‘b1}}就表示将13个1拼接起来，即13’b1111111111111。 拼接语法详解 即把某些倍号的某些位详细地列出来，中间用逗号分开，最后用大括号括起来表示一个整体信号，例如： ｛a, b[3:0], c, 3'b100｝ 1 也可以写成为： ｛a, b[3],b[2], b[1],b[0],c, 1'
verilog HDL语法总结
Mr_Ma_的博客
04-25 890
Verilog HDL建模方法：——时序逻辑建模（时钟驱动，上升沿，下降沿always@（posedge ** or negedge **），有限状态机FSM）——组合逻辑建模（always@（*））Verilog HDL描述方法：--结构描述:(例化)--数据流描述:(assign，并行赋值语句)--行为描述: 过程结构语句（always initial task initial）     ca...
Verilog语法
sinat_41774721的博客
10-17 1688
Verilog语法 文章目录Verilog语法一、Verilog设计方法二、模块的结构1.模块端口定义2.模块内容3.数据类型4.运算符及表达式三、运算符与赋值语句1.逻辑运算符2.关系运算符3.等式运算符4.移位运算符5.赋值语句6.块语句总结 一、Verilog设计方法 Verilog的设计多采用自上而下的设计方法(top-down)。即先定义顶层模块功能，进而分析要构成顶层模块的必要子模块；然后进一步对各个模块进行分解、设计，直到到达无法进一步分解的底层功能模块。 设计流程： 二、模块的结构
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值