【UVM基础】7、寄存器模型

寄存器模型

寄存器是模块之间相互交谈的窗口，可以通过读取寄存器的状态获取硬件得当前状况，在验证过程中 ，对寄存器进行验证也是必需的，为了保证硬件与硬件之间正确的交谈。

在没有寄存器模型之前，只能启动 sequence 通过前门（ FRONTDOOR ）访问的方式来读取寄存器，局限较大，在 scoreboard（或者其他 component ）中难以控制。而有了寄存器模型之后， scoreboard 只与寄存器模型打交道，无论是发送读的指令还是获取读操作的返回值，都可以由寄存器模型完成。有了寄存器模型后，可以在任何耗费时间的phase 中使用寄存器模型以前门 访问或后门（ BACKDOOR ）访问的方式来读取寄存器的值，同时还能在某些不耗费时间的 phase （如 check_phase ）中使用后门访 问的方式来读取寄存器的值。

寄存器模型的基本概念

 uvm_reg_field：这是寄存器模型中的最小单位。

uvm_reg ：它比 uvm_reg_field 高一个级别，但是依然是比较小的单位。一个寄存器中至少包含一个 uvm_reg_field 。

uvm_reg_block ：它是一个比较大的单位，在其中可以加入许多的 uvm_reg ，也可以加入其他的 uvm_reg_block 。一个寄存器模 型中至少包含一个uvm_reg_block

uvm_reg_m