吉孟雷的博客

这是因为在高频下，阻抗最小的路径通常是最小电感的路径，这通常也是环路面积最小的路径。建立仿真模型，微带线宽0.75mm，微带线铜厚0.018mm，介质选择FR-4，厚度0.254，介质下面为地层，铜厚0.018mm，端口使用波端口。仿真输出Vector Jvol 体电流密度的结果如下图所示，可以看到回流的路径还一样是沿着微带线的下方流动。仿真输出Vector Jvol 体电流密度的结果如下图所示，可以看到回流的路径都是沿着微带线的下方流动。Vector Jsurf面电流密度J(x,y,z) Amps/m。

在谐振时，电容器和电感器上的电流对外交换为零，电路呈现开路状态，谐振时阻抗最大。在谐振时，电容器和电感器上的电压对外交换为零，电路呈现短路状态，谐振时阻抗最小。可以从仿真的结果看LC的谐振频率为50M左右，还对比了ESR对阻抗的影响，ESR小的谐振Q值更高，选的3个频率点的阻抗也更小，所以ESR小的电容，阻抗更低。从并联的RLC仿真电路看，可以明显看到有5M，48M，163M，三个谐振点，其中48M这个谐振点是由于并联反谐振造成的。

选择result → creat Eye Diagram Report → Rectangular Plot , 出现下图的配置，这里重点是Unit Interval的设置，我这里设置我速率1866M对应的周期535.9ps。在时域中，根据某个参考点对足够多的序列进行对齐，然后将波形叠加形成眼图，如下图所示。1>这步可以导入PCB后做，选STYLE下的option，把待测DDR，主控芯片的IBIS模型放大2中的目录下面。2>选择DDR的类型、速率等，我们这里是DDR4，1866Mbps。

1、打开SIwave软件，点击import，点ODB++选择.tgz文件，这就把PCB文件导入到SIwave里面了，然后点击下图中的clip design，把导入的PCB裁剪剩余到需要仿真的大小，如果板子尺寸本身就很小那么就不需要裁剪了。2、仿真回路电感时，经常需要把两个PCB的两个网络给短接起来，在SIwave里面，我们选择下图中红色框中的工程，直接把两个不同的网络合成一个网络。4、点击Export菜单下面的Export to Q3D，弹出的菜单不用设置，直接ok，就会自动启动Q3D软件了。

1、边沿RT的大小对串扰的影响仿真电路如下图所示：V1为V_Pulse电压源，设置如图所示：A4为耦合微带线这里一定要设置为9.6mil，因为介质厚度我设置的是4.8mil，如果没阻抗匹配会在串扰的基础上增加信号的反射，得出的串扰波形可能就是这样的了，所以设置线宽的时候一定要根据介质厚度来做阻抗匹配。计算饱和长度在ansys菜单下添加边沿扫描点，0.2ns 0.7ns 1.2ns 1.7ns近端串扰波形：我们耦合长度设置的为1000mil，不同边沿的饱和长度为：0.2ns*3365.75=673.15mil

用Ansys SIware的Impedance Scan功能可以快速的对layout的阻抗仿真，给出走线各部分的阻抗大小，可以一目了然的看出阻抗的控制情况。下图为阻抗仿真的结果，从图中可以看出走线不同的颜色大小表示阻抗的大小，左侧为阻抗的参考图例，我们也可以鼠标点各段走线来获取精确的阻抗大小。放大BGA器件这里，可以看出扇出过孔的位置由于线宽的限制，线的宽度比较小，所以阻抗会偏大一些，有80Ω左右，造成阻抗的不连续，那就要尽量减小这个窄线宽的长度。

打开Ansys的TDR电路例程，单端电路和TDR源的设置如下图所示，被测的DUT为4段传输线和一个电容，一个电感。TDR测的结果如下：信号到负载电容的时间为1.5ns，然后在容性负载产生发射，又经过1.5ns给到TDR测试源，所以在3ns处看到容性负载的反射，然后又经过3ns的50R传输线到55R的传输线，所以在9ns（4.5ns *2）时，TDR测到55R传输线的阻抗变化，后面以此类推。

短桩线在PCB走线时会经常遇到，这个桩线会对信号的传输产生反射，那么桩线的长度和信号反射的关系可以仿真看一下，电路如下图所示，下图中，我们设置信号源的上升下降时间为0.8ns，桩线的长度也就是传输的时延我们设置为0.08ns，0.16ns，0.32ns，上升或者下降的时间10%，20%，40%，对比信号的反射情况。PCB走线经过过孔换层的时候就就会有寄生电容产生，容性的负载对反射的影响电路如下图所示，通过改变容性负载的容值看信号的反射情况，分别设置容性负载的容值为1pF，2pF，4pF，8pF。

Fly-by只是daisy chain的stub为0的特殊情况，长线远端匹配daisy chain的仿真原理图如下图所示，信号源上升下降时间0.5ns，脉宽10ns，周期20ns，高电平1v，三段stub的传输时延设置为td，td的参数从0.05ns到0.2ns，步长0.05ns。长线源端匹配daisy chain的仿真原理图如下图所示，信号源上升下降时间0.5ns，脉宽10ns，周期20ns，高电平1v，三段stub的传输时延设置为td，td的参数从0.05ns到0.2ns，步长0.05ns。