用Vivado写的verilog交通灯课程作业（一）

最新推荐文章于 2024-09-19 17:01:49 发布

weixin_34313182

最新推荐文章于 2024-09-19 17:01:49 发布

阅读量5.3k

点赞数 3

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/MnsterLu/p/5524511.html

本文介绍了使用Vivado编写Verilog代码实现交通灯控制的课程作业，包括主模块的设计和分频操作。作者分享了在25MHz时钟下进行1s脉冲分频的过程，同时表达了对Vivado复杂性的不满，认为Quartus II更易用。

一、主模块

交通灯和七段计数

`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2016/05/24 14:55:05
// Design Name: 
// Module Name: traffic
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module traffic(
    input wire clk,
    input wire en,
    input wire rst,
    output reg [2:0] lamp,
    output wire [15:0] seven_seg
    );
    

    
    reg       [7:0]    num        ;
    reg                temp    ;
    reg       [7:0]    red_t    ; 
    reg       [7:0]    yellow_t;
    reg       [7:0]    green_t    ;    
    wire               clkout    ;
    reg       [1:0]    state;
    
    parameter [1:0] red = 2'd0,
                    
                    green = 2'd2   ,
                    yellow2 = 2'd3 ;    
                    

    
    always @ ( posedge clk or negedge rst)
        begin 
            if( rst == 0 )
                begin  
                    state <= 2'b0 ;    
                    temp  <= 1'b0 ;    
                    red_t <= 8'b0010_0101;