50.ISE布局布线错误

最新推荐文章于 2023-12-08 17:10:38 发布

转载最新推荐文章于 2023-12-08 17:10:38 发布 · 1.2k 阅读

4 ·

CC 4.0 BY-SA版权

原文链接：http://www.cnblogs.com/geekite/p/5041668.html

本文详细介绍了时钟输出引脚直接接在I/O上所引发的错误及其解决方法，通过在时钟输出I/O之前接入ODDR2原语模块来避免该问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

ERROR:Pack:1654 - The timing-driven placement phase encountered an error.

原因：时钟输出引脚直接接在I/O上了；

方法：在时钟输出I/O之前,需接上ODDR2原语模块；

转载于:https://www.cnblogs.com/geekite/p/5041668.html

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

weixin_30593261

关注关注

0
点赞
踩
4

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

xilinx 时钟问题

BBS_vip的专栏

06-30

1万+

xilinx 时钟问题： ERROR:Place:1398 - A clock IOB / BUFGCTRL clock component pair have been found that are not placed at an optimal clock IOB / BUFGCTRL site pair. The clock IOB component is placed at sit

xilinx FPGA普通IO作PLL时钟输入

weixin_30693183的博客

01-27

1439

在xilinx ZC7020的片子上做的实验; [结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档 &l...

参与评论您还未登录，请先登录后发表或查看评论

Xilinx ISE6.3i 布局布线几个常见错误及解决办法

07-22

Xilinx EPLD/FPGA设计工具ISE6.3i是目前国内用户用的最多的一个版本（尽管现在已出10.0、12.0版本，但这些高版本对一些常用的“老”器件已不支持，且其文本编辑器对汉字注释支持有点小问题），在我们使用过程中，发现布局布线（Place&Route）经常出现如下几个错误

ISE布线出现问题 WARNING:ParHelpers:360 - Design is not completely routed.

swang_shan的博客

02-21

3255

WARNING:ParHelpers:360 - Design is not completely routed. GTX_RX0_N_IBUF GTX_RX0_P_IBUF GTX_RX1_N_IBUF GTX_RX1_P_IBUF 这个问题没有错误提示，只有warning，但是布线失败。此工程的原因是，将上述四个差分信号加到了cdc中，差分信号是不可以被监...

ERROR:Place:713

aria啵啵啵的博客

08-27

553

解决办法;不要DCI

fpga ISE14.7 流水灯 chipscope 仿真

qq_31764341的博客

06-19

2070

反正得加个时钟不然不认chipscope不认输入说带不起来，加完了chipscope和时钟之后报错就没停过 .果然如此首先编译报错 ERROR:Pack:1654 - The timing-driven placement phase encountered an error. Mapping completed. See MAP report file “test_map.mrp” for details. Problem encountered during the packing phase.

Xilinx_ISE_9.2i_Software_Manuals.rar_Xilinx_Xilinx ISE 9._ise9.2

09-24

Xilinx ISE 9.2i是Xilinx FPGA设计的核心工具链，包含了设计输入编辑器、逻辑综合器、布局布线器、时序分析器以及配置工具等一系列模块。这个版本的ISE引入了许多新特性和优化，提高了设计效率和性能。通过ISE，用户...

Xilinx_ISE.rar_ISE_site:www.pudn.com

09-21

ISE自动优化布局布线，以满足时序、面积和功耗等约束。 - **编程**：编程阶段是将编译和适配后生成的配置文件下载到FPGA中，使FPGA根据该配置执行特定功能。ISE支持多种编程方式，如JTAG、SPI等。 - **下载**：...

使用ISE(10.1~14.7)进行时序仿真最全教程，手把手教学，解决所有错误.docx

06-26

- 同样是在完成布局布线后，选择时序仿真配置选项，填写相应的工况信息。 ##### 5. 添加TB文件和网表文件 - **选择工况**：根据需要仿真的具体工况，选择对应的文件进行添加。 - **添加UUT文件**：注意选择...

UART.rar_ISE_ISE uart_ise uart 调试_vhdl uart ise

09-21

它包含了设计输入、逻辑综合、布局布线、仿真、配置等一系列流程所需的工具，使得用户能够方便地完成硬件描述语言（如VHDL或Verilog）的设计工作。在描述中提到的“uart_ise”和“uart ise调试”，指的是在ISE环境...

【XILINX】记录ISE/Vivado使用过程中遇到的一些warning及解决方案

sqqwm的专栏

12-08

3861

XILINX/AMD是大家常用的FPGA，但是在使用其开发工具ISE/Vivado时免不了会遇到很多warning，(大家是不是发现程序越大warning越多？)，并且还有很多warning根据消除不了，看着特心烦？我这里汇总一些我遇到的和记录的，给大家参考

Xilinx FPGA 学习笔记一-chipscope 无法观察信号 BUFG

热门推荐

七水的博客

04-28

3万+

今天开始试着使用chipscope，写了一个简单的流水灯的例程，开始综合布线的时候没有问题，但是加上chipscope 以后，综合就总报错。第一种情况：用chipscope直接观察全局时钟信号，即BUFG信号-----X 错误如下： ERROR:Place:1136 - This design contains a global buffer instance, , driving

关于全局时钟引脚和局部时钟引脚以及BUFG和BUFR

ViV587的博客

03-28

7606

Place:645 - A clock IOB clock component is not placed at an optimal clock IOB site. The clock IOB component <I_Ad9783_8_Dco_p> is placed at site <AY35>. The clock IO site can use the fast ...

【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入

OpenFPGA的博客

01-19

8281

[结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档 <ug472_7Series_Clocking.pdf> [Demo1] 1 // demo1 two bufg connect 2 3 module io

FPGA error:buffers of the same direction cannot be placed in series.

二颖的博客

02-23

2358

锁相环PLL默认输入前端有个IBUFG单元，在输出端有个BUFG单元。而两个BUFG（IBUFG）不能相连，所以会报这样的错误。 ERROR:NgdBuild:770 - IBUFG 'u_pll0/clkin1_buf' and BUFG 'BUFG_inst' on net 'clkin_w' are lined up in series. Buffers of the same d...

Vue项目中Webpack打包排除Element-UI

程序人生

07-10

1万+

1. webpack.base.conf.js 中 externals部分配置： externals: { 'vue': 'Vue', 'vue-router': 'VueRouter', 'axios':'axios', 'element-ui': 'ElementUI', } 2. 在 main.js 中去除Vue.use(ElementUI) ...

ISE 错误总结（不定时更新）

ahuaachi的博客

04-27

1万+

学习当中遇到的一些总结，4,5,6是参考的大神的博客的解决办法：1.ERROR:HDLCompiler:1511 - "D:\ise ex\crc\crc_test\crc_test.v" Line 82: Mix of blocking and non-blocking assignments to variable <crc_end> is not a recommended ...

ISE 布线报错 unable to obey design constraints