ISE布线出现问题 WARNING:ParHelpers:360 - Design is not completely routed.

最新推荐文章于 2022-02-25 15:12:56 发布
原创 最新推荐文章于 2022-02-25 15:12:56 发布 · 3.2k 阅读 · 9 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#ISE布线失败

本文详细解析了在设计过程中遇到的布线失败警告问题，特别是关于差分信号加入到cdc中导致的问题。通过分析，发现差分信号不可被监测，删除相关信号后问题得以解决。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

WARNING:ParHelpers:360 - Design is not completely routed.

   GTX_RX0_N_IBUF
   GTX_RX0_P_IBUF
   GTX_RX1_N_IBUF
   GTX_RX1_P_IBUF

 

这个问题没有错误提示，只有warning，但是布线失败。

此工程的原因是，将上述四个差分信号加到了cdc中，差分信号是不可以被监测的，删除就好了。

ISE 使用时遇到的问题
weiweiliulu的专栏
12-18 7843
1、 第一次在xilinx和modelsim联合仿真的时候出现这种错误 Error: (vopt-19) Failed to access library 'xilinxcorelib_ver' at "xilinxcorelib_ver". # No such file or directory.  意思是找不到xilinxcorelib库，按照如下方法更改之后好了：再在modelsim
【胶囊网络论文解读】EFFICIENT-CAPSNET: CAPSULE NETWORK WITH SELF-ATTENTION ROUTING
SiranTang的博客
06-06 1305
胶囊网络的改进
Xilinx ISE6.3i 布局布线几个常见错误及解决办法
07-22
Xilinx EPLD/FPGA设计工具ISE6.3i是目前国内用户用的最多的一个版本（尽管现在已出10.0、12.0版本，但这些高版本对一些常用的“老”器件已不支持，且其文本编辑器对汉字注释支持有点小问题），在我们使用过程中，发现布局布线（Place&Route）经常出现如下几个错误
ParHelpers:360 - Design is not completely routed.
linpk12S的博客
12-27 2736
Waring：ParHelpers:360 - Design is not completely routed. 调试一个xilinx的V4的时候，遇到一个这样的警告，布线失败。代码量有点大，时钟有两三个。有一个时钟出现这样的错误。后来各种折腾。。。（此处省略很多字）。 最终找到问题，是因为代码调试过程中，删除了一些无用的功能，还剩下的代码里面有一个ILA有问题，这个ILA导致...
[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted
xiao_yao_ke的博客
12-02 1万+
[DRC RTSTAT-1] Unrouted nets: 1 net(s) are unrouted. The problem bus(es) and/or net(s) are system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0]. CRITICAL WARNING: [Route 35-54] Net: system_i/dru_clk/gt_refclk_buf/U0/IBUF_OUT[0] is not completely routed. Resoluti
50.ISE布局布线错误
weixin_30593261的博客
12-12 1237
ERROR:Pack:1654 - The timing-driven placement phase encountered an error. 原因：时钟输出引脚直接接在I/O上了； 方法：在时钟输出I/O之前,需接上ODDR2原语模块； 转载于:https://www.cnblogs.com/geekite/p/5041668.html...
[Route 35-54] Net: W0_dc1_clk is not completely routed.
03-08
好的，我现在需要解决用户提出的关于“[Route 35-54] Net: W0_dc1_clk is not completely routed”的问题。首先，我需要明确这个错误信息的含义以及可能的原因。 用户提到这是一个布线未完成的问题，涉及到的网络是...
[Route 35-2] Design is not legally routed. There are 970 node overlaps. Resolution: Run report_design_analysis -congestion and -complexity to find potential sources of congestion in the areas where nets are not fully routed and review UG906 for design clo
最新发布
04-02
### 路由设计中的节点重叠问题分析 在解决路由设计中节点重叠的问题时，可以利用 `report_design_analysis` 命令来深入分析设计的复杂性和拥塞情况。具体来说，该命令提供了两种模式 `-congestion` 和 `-complexity...
Un-Routed Net Constraint: Polygon (Top Layer-No Net) on Top Layer Dead Copper - Net Not Assigned.
03-18
好的，用户遇到的问题是在使用Altium Designer进行PCB设计时，DRC检查报错“Un-Routed Net Constraint ### Net Not Assigned”，特别是涉及到顶层未分配网络的多边形（可能是铺铜区域）的约束问题。需要解决这个问题...
ise14.7中5 signals not completely routed是为什么
03-28
嗯，用户问的是ISE 14.7中出现“5 signals not completely routed”的原因。首先，我需要回忆一下ISE工具在布线时的常见问题。可能的原因有几个方面。 首先，FPGA的布局布线资源不足。如果设计太大，资源不够，布线...
编写ise程序遇到的一些问题
遥望星河的博客
12-20 2875
对于模块的输入变量，如果想要将其作为if或case的参数，
关于使用两个GTP/GTX出现[DRC RTSTAT-1]error（[route 35-54] critical warning）的问题详解
风中月隐的博客——FPGA加速者
02-25 1万+
本文用于记录在用xilinx的FPGA时，使用VIVADO编译两个GTP/GTX IP时出现的[DRC RTSTAT-1]错误/[route 35-54]警告的问题，并说明问题原因与解决思路。 使用的编译软件：vivado 2017.4 使用的GTP IP：7 series FPGAs Transceivers Wizard
能综合和仿真但是不能生成bit流文件的解决方法
坚持
01-16 9996
生成流文件时老是报错： 错误信息： [Drc 23-20] Rule violation (LUTLP-1) Combinatorial Loop - 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The prefer
ISE报错问题集锦(转载)
liang0000zai的专栏
03-22 6542
1、XST - "ERROR:Xst:902 - .v, line xx: Unexpected event in always block sensitivity list." 解决方法：Resolution 1 XST does not currently support logical operators in the sensitivity list. Because these
ISE操作问题点集合
王重阳_Dnfestivi
05-11 1334
一、xilinx工具在逻辑综合的过程中，将自己RTL代码中的很多变量都优化掉了，使得调试的抓信号的过程很纠结。现在我就跟大家分享一下我的方法（ISE版本为14.3）。 第一种方法：更改优化选项设置。 在ChipScope中添加一些引脚的信号，但列表中并没有显示，原因是综合的地方没设置好，应该将XST的属性设置成如下：keep hierarchy处为YES。
ERROR: [Constraints 18-642]
xinxulsq的博客
07-27 1539
https://china.xilinx.com/support/answers/62761.html AR# 62761 Vivado 2014.3 : ERROR: [Constraints 18-642] Placement is not routable as design contains luts and/or flops   描述 My design is complete...
ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧
热门推荐
weiyunguan8611的博客
09-02 8万+
由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。 出现的原因是在程序中声明了两......
DXP出现Un-Routed Net Constraint报错的一种情况和解决方法
霍团长的博客
02-26 9778
1.问题描述 当机型电路的测试时，需要重复画出一款电路及辅助电路系统； 此时，作为超过2层PCB板，内电层可能出现很多悬浮区域，区域之间互相独立不联系，但是这些区域的网络命名是一样的； 例如，上图中，所有悬浮区域网络都叫做IR。这个时候通过规则检查，就会报错： 2. 解决办法 对于内电层悬浮的区域，其实我们只需要将所有网络命名出现差异即可解决报错问题； ...
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值