HDLbits答案更新系列11（3.2 Sequential Logic 3.2.5 Finite State Machines 3.2.5.1 Simple FSM 1等）

最新推荐文章于 2024-06-03 15:43:10 发布
原创 最新推荐文章于 2024-06-03 15:43:10 发布 · 8.8k 阅读 · 14 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文深入解析状态机设计，包括两段式与三段式状态机的异同，通过具体实例对比异步复位与同步复位的状态机实现，强调电路设计角度下的最佳实践。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

前言

3.2.5 Finite State Machines

3.2.5.1 Simple FSM 1（asynchronous reset）

3.2.5.2 Simple FSM 1（synchronous reset）

3.2.5.3 Simple FSM 2（asynchronous reset）

3.2.5.4 Simple FSM 2（synchronous reset）

结语

HDLbits网站链接

前言

今天终于来到了数字IC设计的另一个重要部分：状态机。对于这部分内容，我可能不会一次更新一个小节，一是因为代码量，二是因为状态机这个小节内容太多了，博主在完成这部分内容时也不是每道题目都很容易就解决了，有几道题目需要深入讲解，所以更新会慢一些，还请大家见谅。当然如果大家有不同的解法，欢迎大家留言~

3.2.5 Finite State Machines

3.2.5.1 Simple FSM 1（asynchronous reset）

module top_module(
    input clk,
    input areset,    // Asynchronous reset to state B
    input in,
    output reg out);//  

    parameter A=1'b0, B=1'b1; 
    reg current_state, next_state;
    
    always@(posedge clk or posedge areset)begin
        if(areset)begin
            current_state <= B;
        end
        else begin
            current_state <= next_state;
        end
    end

    always@(*)begin
        case(current_state)
            B:begin
                if(in == 1'b1)begin
                    next_state = B;
                end
                else begin
                    next_state = A;
                end
            end
            A:begin
                if(in == 1'b1)begin
                    next_state = A;
                end
                else begin
                    next_state = B;
                end
            end
        endcase
    end
    
    //combinational logic way
    always@(*)begin 
        if(current_state == B)begin
            out = 1'b1;
        end
        else begin
            out = 1'b0;
        end
    end
    
    /*
    //second way
    //assign out = (current_state == B);
    */
    
    /*
    //third way
    always@(*)begin
        case(current_state)
            B:begin
                out = 1'b1;
            end
            A:begin
                out = 1'b0;
            end
        endcase
    end
    */    
    
    /*
    //forth way
    //sequential logic way
    always@(posedge clk or posedge areset)begin
        if(areset)begin
            out <= 1'b1;
        end
        else if(next_state == B)begin
            out <= 1'b1;
        end
        else begin
            out <= 1'b0;
        end
    end
    */
    
endmodule

第一题根据状态转移图写代码，这道题目博主给出了四种输出写法，前三种是用组合逻辑输出，最后一种是用时序逻辑输出。注意这道题目时序逻辑复位时的out是状态B。

这里大家一定要明白，虽然从代码结构上来说，这四种方式都可以算作三段式状态机，但是从电路设计的角度来说，只有第四种算是三段式状态机。

两段式状态机的第一个进程是格式化描述次态到现态的转移（即current_state <= next_state），第二个进程是纯组合逻辑描述状态转移条件（即case(current_state)），最后使用组合逻辑对current_state进行判断得到输出结果。

三段式状态机的第一个进程是格式化描述次态到现态的转移（即current_state <= next_state），第二个进程是纯组合逻辑描述状态转移条件（即case(current_state)），第三个进程是使用时序逻辑得到输出结果，注意这里判断的是next_state。

两段式状态机代码简单直观，但是组合逻辑易产生毛刺等不稳定因素，如果电路能够允许一个多余的时序节拍，那么两段式状态机采用寄存器输出是很好的。三段式状态机采用寄存器输出，可以避免毛刺，改善时序条件，但是三段式状态机分割了两部分组合逻辑（状态转移条件组合逻辑和输出组合逻辑），因此这条路径的时序相对紧张。博主个人还是建议大家使用三段式状态机。由于两段式状态机更为简洁，博主为了快速完成题目，后面的题目也使用了较多的两段式状态机，实际应用中还是用三段式多一些。

总之，这两种写法都是博主建议的写法。

3.2.5.2 Simple FSM 1（synchronous reset）

// Note the Verilog-1995 module declaration syntax here:
module top_module(clk, reset, in, out);
    input clk;
    input reset;    // Synchronous reset to state B
    input in;
    output out;//  
    reg out;

    parameter A = 1'b0;
    parameter B = 1'b1;

    reg current_state, next_state;
    
    always@(posedge clk)begin
        if(reset)begin
            current_state <= B;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            B:begin
                if(in == 1'b1)begin
                    next_state = B;
                end
                else begin
                    next_state = A;
                end
            end
            A:begin
                if(in == 1'b1)begin
                    next_state = A;
                end
                else begin
                    next_state = B;
                end
            end
        endcase
    end
    
    always@(*)begin
        if(current_state == B)begin
            out = 1'b1;
        end
        else begin
            out = 1'b0;
        end
    end


endmodule

这道题目和第一道题目差不多，只是复位换成了同步复位。

3.2.5.3 Simple FSM 2（asynchronous reset）

module top_module(
    input clk,
    input areset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF = 1'b0, ON = 1'b1; 
    reg current_state, next_state;

    always@(posedge clk or posedge areset)begin
        if(areset)begin
            current_state <= OFF;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            OFF:begin
                if(j == 1'b1)begin
                    next_state = ON;
                end
                else begin
                    next_state = OFF;
                end
            end
            ON:begin
                if(k == 1'b1)begin
                    next_state = OFF;
                end
                else begin
                    next_state = ON;
                end
            end
        endcase
    end
    
    always@(*)begin
        if(current_state == ON)begin
            out = 1'b1;
        end
        else begin
            out = 1'b0;
        end
    end            

endmodule

这道题目有相比前两道题目多了一个输入，其他没有太多差别。

3.2.5.4 Simple FSM 2（synchronous reset）

module top_module(
    input clk,
    input reset,    // Synchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF = 1'b0, ON = 1'b1; 
    reg current_state, next_state;

    always@(posedge clk)begin
        if(reset)begin
            current_state <= OFF;
        end
        else begin
            current_state <= next_state;
        end
    end
    
    always@(*)begin
        case(current_state)
            OFF:begin
                if(j == 1'b1)begin
                    next_state = ON;
                end
                else begin
                    next_state = OFF;
                end
            end
            ON:begin
                if(k == 1'b1)begin
                    next_state = OFF;
                end
                else begin
                    next_state = ON;
                end
            end
        endcase
    end
    
    always@(*)begin
        if(current_state == ON)begin
            out = 1'b1;
        end
        else begin
            out = 1'b0;
        end
    end

endmodule

这道题目相比上一道题目，异步复位变成了同步复位，别的没什么区别。

结语

今天先更新这四道题目，这四道题目是最基础的状态机题目，没有什么特别大的难度，重点是清楚两段式状态机和三段式状态机的异同点，仅从结构考虑（广义上），博主在题目3.2.5.1中的四种写法都属于三段式状态机，但是从电路设计的角度来说，只有第四种写法属于三段式状态机，希望大家能够弄清楚这一点。

如果代码有错误的地方希望大家可以提醒我，我一定尽快改正。

HDLbits网站链接

https://hdlbits.01xz.net/wiki/Main_Page

HDLBits_第3章_Sequential Logic(更新中，总进度66%)
m0_46097397的博客
03-23 864
3 Verification: Reading Simulations 3.1 Finding bugs in code 3.1.1 MUX 3.1.2 NAND 3.1.3 Mux 3.1.4 Add/sub 3.1.5 Case statement 3.2 Build a circuit from a simulation waveform 3.2.1 Combination circuit 1 3.2.2Combination circuit 2 3.2.
HDLbits答案更新系列9（3.2 Sequential Logic 3.2.3 Shift Registers）
小k的博客
05-22 1万+
今天更新一个小节内容，第三部分中Sequential Logic中的Shift Registers，里面涉及到线性反馈移位寄存器和查找表等， 希望大家可以掌握。我也希望能和大家一起学习，共同进步~
HDLBits（答案）
09-01
1.里面为HDLBits的答案，包含个人的理解以及部分大佬的学习理解。 2.题目已经全部翻译成中文，附上图观看方便 3.文件类型为markdown文件
HDLBits答案
j1499的博客
07-24 1126
HDLBit答案记录
HDLBits--答案
qq_56617535的博客
11-23 1159
2.2.7Vectorr first seconde always 内部用for循环，需要定义interger类型变量,同时在always内部不能使用assign连续赋值。 generate...endgenerate可有可无 third for语句在always 外部，或者使用for循环例化模块，需要定义genvar变量,同时for()begin:名字（必须要有名字），genvar i;可以放在generate........endgenerate里面 2.28 ...
HDLbits答案1
weixin_41543509的博客
03-16 548
目录 1. 入门 1.1 入门 1.2 输出零 2. 基本语言 2.1 简易电路 2.2 四线 2.3 逆变器 2.4 与门 2.5 或非门 2.6 XNOR门 2.7 宣告电线 2.8 7458芯片 1.入门 1.1 入门 module top_module (one); output one; assign one=1’b1; endmodule 1.2 输出零 module top_module(zero); output zero; assign zero=1’b0; endmodule `` 2.
Fsm3onehot
weixin_45614076的博客
11-29 1547
“通过检查得出方程”是什么意思？ One-hot 状态机编码保证恰好有一个状态位为 1。这意味着可以通过仅检查一个状态位而不是所有状态位来确定状态机是否处于特定状态。通过检查状态转换图中每个状态的输入边，这导致了状态转换的简单逻辑方程。 比如上面的状态机中，状态机如何才能达到状态A？它必须使用两个传入边之一：“当前处于状态 A 且 in=0”或“当前处于状态 C 且 in = 0”。由于 one-hot 编码，用于测试“当前处于状态 A”的逻辑方程只是状态 A 的状态位。这导致状态位 A 的下一个状态的最.
HDLbits答案（5 Building Larger Circuits)
weixin_42693865的博客
01-12 570
目录5 Building Larger Circuits5.1 Counter with period 1000（Exams/review2015 count1k）5.2 4-bit shift register and down counter（Exams/review2015 shiftcount）5.3 FSM:Sequence 1101 recognizer（Exams/review2015 fsmseq）5.4 FSM: Enable shift register（Exams/review2015
HDLbits答案（1 Getting Started + 2 Verilog Language)
weixin_42693865的博客
12-30 4524
目录 1 Getting Started 1.1 Getting Started module top_module( output one ); // Insert your code here assign one = 1'b1; endmodule 1.2 Output Zero module top_module( output zero );// Module body starts after semicolon assign zero = 1'b0; endmodu
HDLBits 答案_Verilog language_Basics
weixin_42287086的博客
08-07 200
HDLBITS_Veriloglanguage_Basics相关问题解答
HDLBits答案_Verilog Language_Modules: Hierarchy
lihongwei_的博客
08-24 214
HDLBits答案_Verilog Language_Modules: Hierarchy
HDLBits全部解答
热门推荐
Master_0_的博客
12-01 1万+
HDLbits全部解答。 有始有终，断断续续用了一个月左右的时间才完成。希望可以坚持学习，持续进步。
HDLBits答案_Getting Started
lihongwei_的博客
08-24 222
HDLBits答案_Getting Started
HDLBits答案(11)_Verilog计数器
谦豫
10-10 1万+
Verilog计数器 HDLBits链接 前言 今天更新一个小节内容：计数器。计数器可以说是我们接触数字电路以后用的最频繁的模块之一了，无论是项目、应聘还是将来的工作，计数器都无处不在。 题库 题目描述1： 构建一个从0到15的4位二进制计数器，周期为16。同步复位，复位应该将计数器重置为0。 Solution1： module top_module ( input clk, input reset, // Synchronous active-high reset
HDLbits答案更新系列10（3.2 Sequential Logic 3.2.4 More Circuits）
小k的博客
05-23 6104
今天更新一个小节内容，第三部分中Sequential Logic中的More Circuits，其中有一道题目是康威生命游戏，这道题目还是有一定难度的，大家可以去尝试做一下。希望能和大家一起学习，共同进步。
HDLBits答案7-Combinational Logic
sinat_41774721的博客
10-27 1305
文章目录1.wire2.GND3.NOR4.Another gate5.Two gates6.More logic gates7. 7420 chip8. Truth tables9. Two-bit equality10. Simple circuit A11. Simple circuit B12. Combine circuit A and B13. Ring or vibrate14.Thermostat15. 3-bit population count16. Gates and vectors1
HDLBits答案汇总
kamo
06-03 1021
四.Verificaton: Reading Simulation。五.Verification: Writing Testbench。一.Getting Started。三.Circuits。
HDLBits答案合集
sinat_41774721的博客
12-02 5267
HDLBits网站 答案： HDLBits答案1-Getting Started HDLBits答案2-Verilog Langue:Basics HDLBits答案3-Vectors HDLBits答案4-Modules:Hierarchy HDLBits答案5-Procedures HDLBits答案6-More Verilog Features HDLBits答案7-Combinational Logic HDLBits答案8-Multiplexers HDLBits答案9-Arithmetic Ci
Sequential结合使用， 而nn.functional.xxx无法与nn.Sequential结合使用。
最新发布
07-13
`nn.Sequential` 是 PyTorch 中的一个模块，它用于组合多个神经网络层，使得模型构建更加简洁明了。通常，当你想要按照特定顺序应用一系列层时，如线性层（Linear）、激活函数（ReLU）等，可以使用 Sequential 来组织。 然而，`nn.functional` 模块提供了独立于任何 Module 的函数式接口，这些函数可以直接作用于张量，不需要创建一个新的 Layer 对象。例如，`nn.functional.relu()` 可以直接对输入张量应用 ReLU 激活，而不需要先创建一个 `nn.ReLU` 类实例并调用它的 forward 方法。 两者不能直接结合使用的原因在于它们的设计目的不同。`nn.Sequential` 是为了方便管理模型结构和参数，适合构建完整的网络层级；而 `nn.functional` 提供的是底层操作，更灵活但需要手动管理内存和维度变化。 如果你需要在 Sequential 中使用某个来自 nn.functional 的操作，你可以在相应的 Sequential 层后面添加一个 `.apply()` 或 `.forward()` 方法，传入一个函数来实现。例如： ```python from torch import nn from torch.nn import functional as F model = nn.Sequential( nn.Linear(10, 64), lambda x: F.relu(x), # 使用 nn.functional.relu 直接在 Sequential 中 nn.Linear(64, 10) ) # 或者这样使用 .apply() model.apply(lambda module: F.relu(module)) if isinstance(model, nn.Sequential) else model ``` 这里我们通过匿名函数 `lambda x: F.relu(x)` 或 `.apply()` 把 `relu` 函数应用到 `nn.Linear` 后的输出上。但请注意，这种方式并不常见，因为通常会倾向于保持 Sequential 的一致性，如果可能的话，还是推荐使用 `nn.ReLU` 类作为子层。
评论 14
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值