SRAM和DRAM工作原理介绍

本文详细比较了静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的工作原理、电路图、价格差异,阐述了SRAM的速度优势和DRAM的经济性,适合深入理解两者在实际应用中的选择。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

目录

前言

一、SRAM

1、简介

2、电路图

3、工作原理

二、DRAM

1、简介

2、电路图

3、工作原理

三、价格及差异对比

总结


前言

今天更新一篇SRAM和DRAM相关的博客,工作原理以及差异都会说明。

一、SRAM

1、简介

SRAM(Static Random Access Memory),静态随机存取存储器。

2、电路图

    

3、工作原理

假设Q(Q_B为1)的初始状态为0,word为0。

数据写入1:(1)bit拉为1(bit_B)为0;(2)word由0拉为1,M5、M6导通,Q为1;(3)M1截止,M3导通,M2导通,M4截止;(4)word置0,M5、M6关闭,Q处于1状态。

数据读出1:(1)预充bit和bit_B为1;(2)word由0拉为1,bit_B通过M6、M2放电到0,bit通过M3、M5充电到1;(3)word置0,M5、M6关闭,完成读过程。

数据保持:(1)word为0时,M5、M6截止,内部的状态Q和Q_B保持。

二、DRAM

1、简介

DRAM(Dynamic Random Access Memory),动态随机存取存储器。

2、电路图

前提:(1)施加到存储电容上的电压为1/2的电源电压(Vcc/2);(2)由于电子是带负电荷,因此电子越多处的电势就越低。

3、工作原理

类比水库,将水库顶部的电势定为0V,水库底部的电势定为Vcc,存储资料、写入资料及读取资料类比储水、进水、放水。

存储资料:当水库闸门关闭时(行地址线路Vth = 0V),水库中的水无法流水,上游的水也无法流入,存储在水库中的水的水位保持不变,,因此可以实现存储资料的目的。

       

写入资料(写入0):(1)由于之前可能有资料,水库中可能是满水或者缺水空水的状态;(2)将上游水道(列地址线路)中的水位上升到满水,相当于低电位状态(列地址线路Vcc = 0V);(3)利用行地址线路控制(Vth = 高电平)将上游闸门打开,由于上游水道(列地址线路Vcc = 0V)水位全满为高水位状态,因此根据水库中水位状态,会将水池填满,使得水库变为高水位(低电平状态0)。

         

读取资料(读出0):DRAM存储单元中读取资料时,一般使用的列地址选路Vcc/2预充电技术。(1)水库中水位全满(电位0V),水道中水位先预设在2.5V;(2)打开水闸,也就是行地址线路为高电平,使得水库中的水回流到水道(列地址线路)中,由于水库中水量很小,因此只能使得水道中水位微幅上升。当感应放大器检测到水道的水位产生delta的变化时,就可以辨别出水库(电容)中的资料为0。

其中,水位的变化为:delta = 5/2(1 + Cb/Cs),水道(列地址线路)的电容量大于水库(行地址线路)的容量。由于没有外界水道中的水来补充水库,那么水库中的水位由于蒸发、渗透会慢慢减少,最后干涸。因此,原理图中的电容也一样,需要隔一段时间刷新、充电,这就是动态的原因。

三、价格及差异对比

1、SRAM速度快但面积大,因此相对DRAM集成度低,功耗大,但是速度快,同面积上可以制造更多的DRAM但只能有很少的SRAM,所以注定SRAM不可以大容量存储,所以价格更贵。

2、SRAM晶体管很多,发热量大,也限制了大面积。DRAM需要不停地刷新电路,否则内部的数据将会消失。同时不停刷新电路的功耗是很高的,在我们的PC待机时消耗的电量有很大一部分都来自于对内存的刷新。

总结

今天更新了一下SRAM以及DRAM的差异,在介绍DRAM时,博主曾经看到了这个水库的例子,觉得生动形象,同学们可以借水库来更好地理解DRAM的工作过程。

<think>好的,用户想了解DRAM工作原理。首先,我需要回忆DRAM的基本结构工作机制。DRAM即动态随机存取存储器,每个存储单元由一个晶体管一个电容组成。电容存储电荷代表0或1,而晶体管控制访问。 根据引用[1],DRAM的每个单元只能存1比特,所以需要阵列结构来存储大量数据。我应该解释cell阵列的组织方式,比如行列的地址选择,以及如何通过行地址列地址选中特定单元。 然后要提到DRAM需要定期刷新,因为电容会漏电。引用里没有直接提到刷新,但这是DRAM的关键特性,必须包括进去。另外,物理地址的概念在引用[2]中提到了,物理地址对应内存单元的实际位置,这里可能需要联系到地址总线内存控制器的角色。 接下来是工作流程,分为读取、写入刷新。读取时,行地址选中行,数据被传送到行缓冲器,列地址选择具体位,读取后电容电荷被破坏,需要回写。写入过程类似,但数据被写入电容。刷新周期则由内存控制器管理,按行刷新。 引用[3]提到LPDDR5的高带宽、低延迟能效,可能可以对比传统DRAM,说明不同版本DRAM的优化点。但用户的问题主要是基础原理,这部分可能放在应用或优化部分更合适。 需要确保使用正确的LaTeX格式,比如存储单元结构用行内公式,阵列结构可以用独立公式。检查是否有遗漏的关键点,比如电容的漏电问题、刷新机制、行列地址分时复用等。 最后生成相关问题,要围绕DRAM的结构、刷新机制、寻址方式、不同代的差异以及应用场景来提问。确保问题有针对性,帮助用户深入理解。</think>### DRAM工作原理详解 DRAM(动态随机存取存储器)通过电容电荷存储数据,其核心结构由晶体管电容组成的存储单元构成。每个存储单元仅能保存1比特数据(0或1),利用电容的充放电状态表示二进制信息[^1]。 #### 一、存储单元结构 单个DRAM存储单元包含: $$1个晶体管 + 1个电容$$ - **晶体管**:作为开关控制电容访问 - **电容**:存储电荷(有电荷为1,无电荷为0) 由于电容会自然放电,需要周期性地刷新(Refresh)以维持数据[^3] #### 二、cell阵列结构 DRAM采用行列矩阵组织存储单元: ```plaintext 行地址解码器 → 选中整行 → 数据暂存行缓冲器 列地址解码器 → 从缓冲器选择特定列 ``` 地址信号通过**分时复用**技术传输:先发送行地址(RAS),再发送列地址(CAS)[^2] #### 三、工作流程 1. **读取操作**: - 激活目标行,整行数据复制到行缓冲器 - 通过列地址选择具体位 - 读取后需执行回写操作(破坏性读取) 2. **写入操作**: - 选中目标行并加载到行缓冲器 - 修改指定列的数据 - 将整行数据写回存储阵列 3. **刷新操作**: - 内存控制器按固定周期(通常64ms)遍历所有行 - 对每行执行读取+回写操作补偿电荷损失 #### 四、物理地址映射 物理地址直接对应DRAM芯片上的存储单元位置,例如: $$物理地址0x0010 = 第17个存储单元$$ 地址解码器将物理地址转换为具体的行/列坐标[^2] #### 五、技术演进 现代LPDDR5 DRAM通过以下改进提升性能: - Bank分组管理:增加并行数据访问通道 - 双倍数据速率:时钟上升沿/下降沿都传输数据 - 电压调节:动态调整工作电压降低功耗
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值