时序分析和约束

一，时序分析的基本路径

时序分析的基本路径包括4种：

⚫ 管脚输入和寄存器之间的路径（即pin2reg）

⚫ 寄存器和寄存器之间的路径（即reg2reg）

⚫ 寄存器和管脚输出之间的路径（即reg2pin）

⚫ 管脚输入和管脚输出之间的路径（即pin2pin）

下图完整的展示了 4 种时序路径，下图主要包括三个芯片器件，分别是Device A，FPGA Device 和Device B，这三个芯片可能位于一个电路板上面，也可以位于不同的电路板上面，但是三个芯片都是使用的同一个时钟，即图中的Board Clock