时序分析和约束

一,时序分析的基本路径
时序分析的基本路径包括4种:
管脚输入和寄存器之间的路径(即pin2reg)
寄存器和寄存器之间的路径(即reg2reg)
寄存器和管脚输出之间的路径(即reg2pin)
管脚输入和管脚输出之间的路径(即pin2pin)
下图完整的展示了 4 种时序路径,下图主要包括三个芯片器件,分别是Device A,FPGA Device 和Device B,这三个芯片可能位于一个电路板上面,也可以位于不同的电路板上面,但是三个芯片都是使用的同一个时钟,即图中的Board Clock
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值