xilinx开发过程中常用的ip核配置

 一，XILINX的FIFO，不同带宽输入输出，输出时，默认是先输出高位，再输出低位。这个能不能设置？先输出低位再到高位？答：在写入的时候，切换下位置就行了。

二， FIFO这种复位时钟个数有什么要求？

同步就是一个、异部就是两个，xilinx的板子没什么差异

三， DDR3用什么运行频率？能不能用很低的频率让它工作呢？

K7的DDR可以跑到800M,用户逻辑可以跑到200M。

四，PS的以太网用emio经过gmii转rgmii后Txclk变成了2.5Mhz，而用mio输出则是125Mhz。

五，uiudp_stack这个协议栈能使用MDIO吗？不能

     uiudp_stack这个协议栈，我的phy协商的是100M，协议栈能正常工作吗？现在app