ZYNQ搭建HP总线从DDR进行PL与PS交互

已于 2022-08-13 13:39:27 修改
阅读量4.2k 收藏 37
点赞数 2
CC 4.0 BY-SA版权
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发
于 2022-08-13 13:07:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/wangjie36/article/details/126317934
本文详细介绍了如何在Xilinx ZYNQ FPGA中搭建AXI4-Lite接口，实现PL与PS之间的高速数据交互。通过创建AXI4-Lite IP，配置接口并实例化，最后在Block Design中整合并验证，实现了HP DDR的读写操作。

一，在XIINX FPGA中有支持三种AXI总线，有三种AXI协议接口，全局时钟，复位低有效分别是
AXI4：面向高性能地址映射通信需求，是面向地址映射的接口，最大允许256次的数据突发传输；
AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。
AXI4-Stream：面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。

1，写地址通道信号

 2，写数据和写响应信号

 3，读地址通道号

4，读数据通道号

了解本专栏 订阅专栏 解锁全文 超级会员免费看
基于ZYNQ的HP总线与DDR交互：实现PL与PS高效数据传输的完整指南
QQ_778132974的博客
05-08 889
本文将深入探讨如何通过AXI HP总线实现PL与PS的DDR交互，结合代码示例、硬件配置与创新优化，助力开发者掌握这一关键技术。ZYNQ内部通过AXI HP接口直接连接PL与DDR控制器，PL通过AXI协议发送读写请求，绕过PS的CPU直接操作DDR。通过AXI HP总线实现PL与PS的DDR交互，开发者可充分发挥ZYNQ异构架构的优势。在Xilinx ZYNQ系列芯片中，PS（Processing System）与PL（Programmable Logic）的协同设计是其核心优势。
Zynq AXI_HP 接口详解
uote_e的博客
06-22 2784
AXI_HP 接口还可以通过 DMA 实现内存到内存、内存到设备、设备到内存之间的数据传输。其中，AXI_HP 接口是 Zynq 平台中非常重要的一部分，它是 High Performance AXI Master 和 Slave 的缩写，具有高速数据传输和 DMA（Direct Memory Access）功能，可以实现高效的数据交换。总之，AXI_HP 接口是 Zynq 平台上非常重要的一部分，它为高速数据传输提供了强大的支持，并通过 DMA 实现了快速的内存到设备和设备到内存数据传输。
Zynq开发实践（FPGA之ddr sdram读写）
最新发布
嵌入式-老费，一个分享专业嵌入式知识的blog
09-11 1303
【 声明：版权所有，欢迎转载，请勿用于商业用途。 联系信箱：feixiaoxing @163.com】         用fpga做图像的时候，如果图像的输入速度和显示速度不匹配，这个时候就需要把图像先放到ddr里面。因为fpga里面毕竟还是空间太小，把图像全部缓存到fpga里面是不现实的。但是提到ddr很多人都会担心学不会，一来ddr pin比较多，布局布线本身就很麻烦了，而且ddr还分成ddr1、ddr2等很多种类型，很担心自己学不会是正常的。但这也是没有必要的。
Zynq中的HP口
weixin_41230430的博客
08-19 2823
HP口是Zynq架构中连接处理系统(PS)和可编程逻辑(PL)的高性能接口。它们在Zynq系统的数据传输中扮演着关键角色。HP口是Zynq系统中实现高性能PL-PS通信的关键组件。正确使用和配置HP口对于充分发挥Zynq系统的性能潜力至关重要。
ZYNQ使用AXI4-HP接口总线读取DDR中的数据
qq_24025329的博客
11-15 4342
最近笔者在做项目的时候需要使用zynq中的AXI4-HP总线在PL端读取DDR中的数据这种功能，但是网上很多历程对于这方面只是创建了一个官方提供的IP核用于测试，并且每次写入和读取的长度为4K字节。所以为了满足我自己的项目需求，笔者将官方提供的测试IP核上做修改，主要实现一下功能： 1、上升沿使能读取数据。 2、读使能后，IP核需要从基地址开始，突发读取X次（X数量可控） 3、内置一个同步FIFO将读出的数据暂存在FIFO中。
【ZYNQ入门】第五篇、AXI HP口读写数据原理
大屁桃的博客
01-05 7361
AXI HP口读写数据原理
ZYNQ中的接口
我的blog屋
11-17 2236
转自：https://blog.youkuaiyun.com/yundanfengqing_nuc/article/details/106055702 在ZYNQ芯片内部用硬件实现了AXI总线协议，包括9个物理接口，分别为AXI-GP0-AXI-GP3，AXI-HP0~AXI-HP3，AXI-ACP接口。 AXI-ACP接口，是ARM多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理DMA之类的不带缓存的AXI外设，PS端是Slave接口。 AXI-HP接口，是高性能/带宽的AXI3.0标准的接口，总共有四
深入浅出玩转ZYNQ HP总线：解锁PL与PS高速数据交互的奥秘
QQ_778132974的博客
06-06 298
掌握HP总线的应用，是释放ZYNQ异构计算潜能的关键一步。它打破了PS与PL之间的高速数据壁垒，让PL能够像访问本地存储器一样高效地利用大容量DDR内存。理解其架构（特别是Cache一致性挑战）、熟练使用Vivado进行硬件集成、在软件端正确进行内存管理和Cache维护，是实现稳定高性能传输的基础。
zynq pl通过axi总线读写ps端ddr，完整程序压缩包
12-28
在Zynq系统中，PS部分与DDR内存直接相连，而PL需要通过AXI总线来访问这些内存资源。由于DDR内存的操作通常涉及复杂的时序控制，因此在PL中设计DDR控制器是一项挑战。 在这个“zynq pl通过axi总线读写ps端ddr”的...
ZYNQ AX7020 PL读写PS端 DDR 数据 vivado
01-17
PL 和 PS 的高效交互是 zynq 7000 soc 开发的重中之重，我们常常需要将 PL 端的大量数 据实时送到 PS 端处理，或者将 PS 端处理结果实时送到 PL 端处理，常规我们会想到使用 DMA 的方式来进行，但是各种协议非常麻烦...
zynq的HP口读写IMX222摄像头的1080p视频流并通过HDMI显示（一）
2301_77178750的博客
09-12 2413
在本设计中，通过zynq实现了IMX222摄像头拍摄的图像在HDMI显示器上的显示。首先通过SPI配置了IMX222摄像头的寄存器，然后对IMX222 1080P模式的图像进行解析产生同步信号和像素值，再将Bayer形式的像素转换成RGB形式的像素，然后通过zynq的HP口高速的将RGB像素值写入DDR中，再通过zynq的HP口高速的读取DDR中的RGB像素值并且传输给HDMI转换模块进行图像显示。除此之外，还分享了一些调试的方法与心得。
ZYNQ 不用DMA的HP总线使用
wangjie36的博客
08-01 3439
一，vivado工程配置 1，ZYNQ7 Processing System 中，HP Slave AXI Interface --> S AXI HP0 Interface，勾选 S AXI HP0 Interface 并且在展开的 AXI HP0 DATA WIDTH 后面选择数据位宽是 64（位宽可以配置为 32bit 或者64bit）。 2，按照如图引出来 3，在 Address Editor 中，由于新增加的 AXI_HP0 总线地址还未做映射，所以如图所示，点击左侧的 Au.
PL读写DDR3 实现PS和PL间的数据交互 查表程序
曾立文的博客
03-18 1729
1： 添加端口 //input original input wire [15 : 0] IN_ADDR, //out results output wire [15 : 0] OUT_DATA, //output cycle for search output wire [7 : 0] OUT_TIM, 读地址段： //Read Addresses ...
（6）Zynq AXI_HP接口介绍
m0_46498597的博客
06-28 2791
1.1 Zynq AXI_HP接口介绍 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Zynq AXI_HP接口介绍； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为
ZYNQ 无DMA的四路HP总线速度测试
wangjie36的博客
04-07 6130
1，用于 PL 与 DDR3 交互的 AXI HP 总线，使用 100MHz 的 AXI HP 总线时钟频率（可更改），任意开关每个独立的 AXI HP 读或写通道，以评估不同通道使用情况下的数据吞吐量，更改不同的 AXI HP 总线时钟频率，以评估时钟频率对 AXI HP 总线的影响。在 ZYNQ7 Processing System 在，点击 PS-PL Configuration，展开 HP Slave AXI Interface，勾选所有的 S AXI接口 interface并选中，S AXI HP
不用DMA！ZYNQ的HP总线直接打通PS与PL的高速通道
QQ_778132974的博客
06-09 341
地址对齐陷阱DDR控制器要求64字节边界对齐，未对齐访问将触发SLVERR// 正确：地址按64对齐// 正确：地址按64对齐 # define ALIGN_64(addr)((addr + 0x3F) & ~ 0x3F)// 正确：地址按64对齐 # define ALIGN_64(addr)((addr + 0x3F) & ~ 0x3F)// 正确：地址按64对齐 # define ALIGN_64(addr)((addr + 0x3F) & ~ 0x3F)
ZYNQ--PS_PL交互(AXI_HP)
weixin_46046124的博客
03-05 763
通过AXI_HP接口，可直接通过AXI_FULL协议向DDR中通过DMA传输数据。
ZYNQ无DMA的四路HP总线极限性能探索
QQ_778132974的博客
06-28 319
通过本文的技术探索，我们不仅突破了ZYNQ HP总线的性能极限，更开发出一套适用于实时系统的高效传输方案。文中的并行控制、低延迟优化和缓存管理技术可直接应用于高速数据采集、实时控制系统等领域。在Xilinx ZYNQ架构中，HP（High Performance）总线是连接PS（处理器系统）和PL（可编程逻辑）的关键通道。当传输数据量小于16KB时，无DMA方案比DMA方案快3倍以上；大于1MB时DMA方案更优。时，无DMA的直接CPU控制成为更优选择。本文将揭示如何通过四路HP总线实现惊人的。
ps读写ddr3里面的数据 zynq_Zynq：用PS控制DDR3内存读写
weixin_35719775的博客
01-06 1718
大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。今天给大侠带来Zynq：用PS控制DDR3内存读写，话不多说，上货。本篇文章的目的主要用简明的方法对DDR3进行读写，当然这种方式每次读写都需要CPU干预，效率是比较低的，但是这是属于学习的过程，还是可以经历经历的。本系列文章尽可...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值