超级会员免费看
本文介绍了ZYNQ FPGA如何通过AXI_BRAM实现处理器系统（PS）与可编程逻辑（PL）之间的数据交互。详细讲解了BRAM IP核的配置，包括接口类型、存储模式、数据宽度和深度等，并讨论了BRAM与DRAM的选择原则。接着，阐述了工程搭建过程，涉及中断、读写时序及地址映射。最后，提到了在SDK裸机开发和PetaLinux环境下的BRAM读写应用。
一，BRAM IP核介绍
总线是一组传输通道，是各种逻辑器件构成的传输数据的通道；接口是一种连接标准，又常被称为物理接口；协议是数据传输的规则。PS与PL连接方式主要是通过AXI总线进行的。ZYNQ上的总线协议有AXI4, AXI4-Lite, AXI4-Stream三种总线协议。而PS与PL之间的接口（AXI-GP、AXI-HP、AXI-ACP）只支持AXI4与AXI4-Lite这两种总线协议。Block RAM是PL部分的存储器阵列，就相当于在PL中开辟一片空间来存储数据，通过端口来进行读写。
1，BRAM对应的存储型IP核是Block Memory Generator（BMG），可以在IP Catalog中找到。
（1）在component name后的框里输入将修改的IP核的名称；
（2）Memory Type有四种选项:单口RAM、单双口RAM、真双口RAM、单口ROM、双口ROM。
（3）Interface Type 表示 BMG IP 核的接口类型，如果用 PL 调用 BRAM，选择 Native。如果用 PS 通过 PL 来调用 BRAM，则选择 AXI4。这里选择 Native。
（4）ECC Options表示纠错编码选项，主要调
订阅专栏 解锁全文
扫一扫
1866
到【灌水乐园】发言
