超级会员免费看
本文介绍了Verilog中reg、wire的区别以及assign的使用。reg表示寄存器，可在always块中赋值，适用于时序逻辑；wire则表示直通信号，仅能在assign中赋值，用于组合逻辑。assign关键字用于连接输出、输入和wire类型的端口，当右边值变化时，左边立即更新。同时，文中提到了Verilog中的预处理命令如`include和`define，以及大括号在拼接和复制中的作用。
一，ISE
时序分析工具使用
ISE软件工具有自己的时序约束及分析工具。ISE界面的processes当中，有一个user constraints列表，其中的Creat Timing Constrain可以提供用户添加指定的时序约束。ISE使用的时序约束信息跟其他的物理约束，电气约束等信息全部都放置在后缀名为ucf（user constrain file）的文件中，在使用图形化界面编辑约束后，用户还可以直接编辑UCF文件对时序等要求进行修改。此外，PlanAhead Post synthesis工具在提供管脚，区域约束等功能之外，也提供了时序约束及分析的功能。所以设计者在约束设计时序时可以有多种方法。使用Creat Timing Constrain时界面的约束类型部分如下图所示：
订阅专栏 解锁全文
扫一扫
3670
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
