ZYNQ PL通过EMIO ETHE1外接PHY由GMII转RGMII:
详见博客:https://blog.youkuaiyun.com/wangjie36/article/details/107656663
ZYNQ使用AXI_Ethernet编译系统扩展多网口:
详见博客:https://mp.youkuaiyun.com/editor/html/104765046
一,硬件MIO引脚配置
网口引脚线路等长设计,PL网口的RCK连接到FPGA BANK的MRCC的P脚,其他ETH引脚最好在一个bank内:

时钟域同步时钟输入PL_CLK修改到FPGA BANK的MRCC的P脚,才能作为单端的系统输入时钟。
本文详细介绍了如何在ZYNQ平台上通过AXI_Ethernet扩展多个网口。内容涵盖硬件MIO引脚配置、裸机LWIP测试、petalinux系统配置以及debian系统配置。通过硬件线路设计和软件驱动的配合,实现了多个千兆网口的连接和通信。
订阅专栏 解锁全文
329

被折叠的 条评论
为什么被折叠?



