AXI接口的MIG测试【MIZ7035学习】

最新推荐文章于 2025-03-02 11:43:41 发布
最新推荐文章于 2025-03-02 11:43:41 发布
阅读量1w 收藏 69
点赞数 11
分类专栏： Xilinx FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/vacajk/article/details/78924358
版权

1.前言

刚买了米联客的MIZ7035开发板，这几天休假也不出去，就在家拿回来测一些东西。
主要目的是学习：

  1. PL端的DDR3接口
  2. GTX用作PCIE接口
  3. SFP接口
  4. HDMI接口
  5. SD卡和eMMC共存情况下的PetaLinux

主要就是这些了。过程主要是自己根据原理图、文档在Vivado上直接新建工程来进行测试，米联客的资料作为辅助，需要时进行查看。

这次先来测试MIG做出的DDR3控制器，看看效果怎么样。

2.新建Vivado工程

新建工程，点击Next
1.png
2.png
选择FPGA型号
3.png
点击Next，Finish

新建BD,点击OK
4.png

3.AXI接口的MIG IP

点击Add IP，添加MIG IP
5.png

双击MIG IP的GUI,
弹出窗口Xilinx Memory Interface Generator，
点击Next
6.png

默认新建设计，1个控制器，AXI4接口
7.png
点击Next
8.png
选择DDR3 SDRAM
9.png
默认设置800MHz时钟，然后修改Memory Part为MT41K256M16XX-125，Data Width选择32位，其他设置默认
10.png
AXI的Data Width选择64位和PS的HP接口对应或者32位和GP接口对应，地址线读写仲裁选择ROUND_ROBIN，其他默认
11.png
因为刚才选了800MHz和4:1，所以这里的输入时钟选择200MHz，其他默认
12.png
系统时钟和参考时钟来源于FPGA内部，这里选择No Buffer，其他默认
13.png
内部终端电阻选择50欧
14.png
板子已经是现成的选择Fixed Pin Out
15.png
参照原理图，填写所有引脚的信息，然后点Validate验证。或者直接读取创建好的UCF文件。
16.png
UCF内容：

NET "ddr3_dq[0]"                             LOC = "G1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[1]"                             LOC = "J4"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[2]"                             LOC = "H1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[3]"                             LOC = "H4"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[4]"                             LOC = "H2"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[5]"                             LOC = "L3"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[6]"                             LOC = "J1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[7]"                             LOC = "K3"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[8]"                             LOC = "F3"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[9]"                             LOC = "C1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[10]"                            LOC = "E2"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[11]"                            LOC = "D3"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[12]"                            LOC = "G4"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[13]"                            LOC = "D1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[14]"                            LOC = "E1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[15]"                            LOC = "F4"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[16]"                            LOC = "M1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[17]"                            LOC = "L5"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[18]"                            LOC = "M4"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[19]"                            LOC = "M5"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[20]"                            LOC = "M2"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[21]"                            LOC = "N4"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[22]"                            LOC = "L2"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[23]"                            LOC = "N1"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[24]"                            LOC = "K6"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[25]"                            LOC = "K7"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[26]"                            LOC = "N7"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[27]"                            LOC = "J5"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[28]"                            LOC = "M7"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[29]"                            LOC = "K8"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[30]"                            LOC = "N6"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dq[31]"                            LOC = "K5"      |   IOSTANDARD = SSTL15_T_DCI         |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dm[0]"                             LOC = "H3"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dm[1]"                             LOC = "D4"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dm[2]"                             LOC = "M6"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dm[3]"                             LOC = "J6"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_p[0]"                          LOC = "K2"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_n[0]"                          LOC = "K1"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_p[1]"                          LOC = "G2"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_n[1]"                          LOC = "F2"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_p[2]"                          LOC = "N3"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_n[2]"                          LOC = "N2"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_p[3]"                          LOC = "M8"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_dqs_n[3]"                          LOC = "L8"      |   IOSTANDARD = DIFF_SSTL15_T_DCI    |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[14]"                          LOC = "D6"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[13]"                          LOC = "B1"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[12]"                          LOC = "D8"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[11]"                          LOC = "D5"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[10]"                          LOC = "F8"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[9]"                           LOC = "C2"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[8]"                           LOC = "G7"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[7]"                           LOC = "A2"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[6]"                           LOC = "E6"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[5]"                           LOC = "A4"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[4]"                           LOC = "E5"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[3]"                           LOC = "B4"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[2]"                           LOC = "C4"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[1]"                           LOC = "F5"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_addr[0]"                           LOC = "B5"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_ba[2]"                             LOC = "C6"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_ba[1]"                             LOC = "E7"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_ba[0]"                             LOC = "A7"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_ck_p[0]"                           LOC = "F9"      |   IOSTANDARD = DIFF_SSTL15          |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_ck_n[0]"                           LOC = "E8"      |   IOSTANDARD = DIFF_SSTL15          |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_ras_n"                             LOC = "C7"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_cas_n"                             LOC = "B7"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_we_n"                              LOC = "B6"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_reset_n"                           LOC = "B2"      |   IOSTANDARD = LVCMOS15             |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_cke[0]"                            LOC = "F7"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_odt[0]"                            LOC = "A3"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;                       
NET "ddr3_cs_n[0]"                           LOC = "A5"      |   IOSTANDARD = SSTL15               |     VCCAUX_IO = HIGH         ;

默认配置
17.png
Summary，检查一下，然后下一步。
18.png
点击Accept
19.png
点击Next
20.png
点击Generate
21.png

4.PS

新建PS

30.png
双击PS7的IP
先应用一个开发板的配置(ZedBoard)，这样配置起来比较快
31.png

配置MIO
  • BANk0为3.3V，BANK1为1.8V
    32.png
    检查各个外设是否与MIZ7035的核心板匹配
  • QSPI Flash，匹配
    33.png
  • 以太网，匹配
    34.png
  • USB，匹配
    35.png
  • SD卡，WP信号其实没有用处，去掉，其他地方匹配
    36.png
  • eMMC,需要添加SD1接口，CD和WP信号无用，不需要添加
    37.png
  • 调试串口，匹配
    38.png
  • 外设复位，ENET上电复位；USB复位在PL上，而这里只能选PS的MIO引脚，所以忽略；没有I2C，取消掉。
    39.png
  • 其他默认
配置时钟
  • 输入时钟为33.333MHZ，匹配
  • CPU频率改为666.666666MHz,DDR为533.333333MHz
    40.png
  • 其他默认
DDR配置
  • Memory Part选择MT41K256M16 RE-125
  • DQS to Clock Delay全部写0
  • Board Delay全部写0.25
    41.png
中断配置
  • 打开PL-PS的IRQ_F2P的中断功能
    42.png
    保存

5.Block Design

点击Run Block Automation建立PS的接口
43.png
创建Clocking Wizard
44.png
双击IP进行配置，外部GCLK的100MHz时钟，因为直接接入了时钟引脚，选择Global Buffer。
45.png
因为PL DDR3的参考时钟配置的是200MHz，这里让MMCM输出200MHz，并将Reset设置为低有效。
46.png
对端口进行连接
47.png
点击Run Connection Automation进行连接，
时钟选择/mmcm_mig7/clk_out1(200MHz)。
48.png
重新进行连线
49.png
新建IO约束文件MIZ7035_IO.xdc
写约束：

create_clock -name clk100m_i -period 10.00 [get_ports clk100m_i]

set_property VCCAUX_IO DONTCARE [get_ports clk100m_i]
set_property IOSTANDARD SSTL15 [get_ports clk100m_i]
set_property PACKAGE_PIN C8 [get_ports clk100m_i]

set_property PACKAGE_PIN H7 [get_ports rst_key]
set_property IOSTANDARD SSTL15 [get_ports rst_key]

set_property PACKAGE_PIN K10 [get_ports init_calib_complete]
set_property IOSTANDARD SSTL15 [get_ports init_calib_complete]

右键点击BD,Create HDL Wrapper,
Generate Output Products
点击Generate Bitstream完成综合、实现和生成bit。
可以查看实现结果，MIG还是占用了挺多资源的
50.png
51.png

6.SDK测试

切换到Block Design
File->Export->Export Hardware
勾选Include Bitstream
52.png
File->Launch SDK
打开SDK，自动生成了hw文件夹

File->New->Application Project
新建测试ps dram的工程
53.png
选择Zynq DRAM test
54.png
自动生成了bsp和程序的工程
Xilinx->Program FPGA
点击Program
55.png
然后右键点击工程目录，选择
Run As->Launch on Hardware
下载程序后通过串口即可对PS的DDR进行测试。

File->New->Application Project
新建测试pl dram的工程
56.png
选择Memory Tests例程
57.png
编译，下载FPGA的bit和程序的elf
即可看到对板上Memory的测试，包括了
PL的MIG控制的DDR,PS部分的DDR，以及OCM的RAM
这里写图片描述

7.总结

通过测试，挂在GP0端口上的1GB PL DDR3是可以进行访问的，因为GP0使用的是200MHz总线，而且用到的是AXI4 Lite接口，所以速度比较慢。但是应该可以用来做视频处理了。800MHz时钟，相当于1600MHz的DDR3访问速度，应该是比PS端1066MHz的DDR3存取速度要快很多的。

深入浅出AXI协议（1）——概述
apple_53311083的博客
08-26 1622
本文我们主要介绍了什么是AXI协议，AXI协议的特点与优点，然后对于AXI协议非常重要的五通道结构进行了介绍，了解了五通道各自的作用，初步了解了AXI协议中至关重要的握手协议，这是本系列的第一篇文章，带领大家了解一下我们学习的对象。
MIG控制器AXI接口控制设计
09-24
FPGA实现MIG控制器AXI接口设计，实现DDR突发传输，调试OK，适用于大项目中DDR控制使用。
FDMA 3.1 米联客的Axi-DDR3控制器及其配套的Dbuf
NoNoUnknow的博客
11-09 1452
自定义的FDMA Brust Length，能够接收比实际Axi Brust Lengtht更多的数据，这是通过这个模块实现的：即通过设置的Axi总线最大brust len后，通过对比其位宽过一位的数据是否为高，来判断需求的brust长度是否是否超过了max brust len，如果超过了则进行截断。。FDMA的一次读写操作的分界线是一次FDMA Brust Length的完成，其中可以涵盖多个Axi Brust Length。
Zynq7035 Petalinux配置CH340G
最新发布
easy_Ye的博客
03-02 155
zynq7035, 基于linux 验证 ch340功能，另本文只针对USB开发，至于工程创建，BD创建等不在本文讨论之列。
使用VIVADO中的MIG控制DDR3（AXI接口）一——AXI简介
qq_57541474的博客
11-04 7040
最近，因为需要，学习了AXI总线协议和DDR3相关的知识，花了很多的时间去找各种相关的资料，深刻明白查资料的不容易，这里将所学到的东西做一个总结，同时给需要的人提供一些便利，有问题的欢迎一起讨论学习、共同进步。
使用VIVADO中的MIG控制DDR3（AXI接口）三——DDR3简介
qq_57541474的博客
11-05 1万+
在读写DDR3之前，需要了解DDR3的相关知识，而如果一开始就直接看DDR3的话，我们极有可能会感觉到一头雾水，不知道从哪下手，接下来，我们便从SDRAM一步步到DDR3，分步去学习相关的知识。
xilinx fpga ddr mig axi
qq_41544116的博客
11-04 1013
包括野火、正点原子的资料一片内存是 1Gbit 128MByte 16bit DDR3，也就是下图里的 64Meg x 16，mig 里要选 …64M16…，这个关系到地址线的个数，下图中同容量不同位宽的内存芯片的 ‘… addressing’ 部分是有不同的，有的少有的多。在硬件上只要连 A0-A12 就行了，除非是要兼容更大的内存行地址（row addr）总线为 A0-A12，行地址位宽为 13 位 ， 行地址数为 8192(2。
MIG核AXI4总线控制模块
02-14
1. 此模块配合MIG（AXI4接口）对MIG核进行读写操作
是axi接口的读写ram的仿真测试文件。
05-16
在标题和描述中提到的"axi接口的读写ram的仿真测试文件"，这通常是指一个用于验证AXI RAM控制器功能的Verilog或VHDL代码。在FPGA设计流程中，仿真测试是非常关键的一环，它确保硬件设计在实际运行前能够正确无误地...
CH03_EMIO_7035_MIZ7035EMIOExample_源码
10-01
标签 "7035 MIZ7035EMIOExample" 更进一步地确认了该示例专注于ZYNQ 7035的EMIO接口，并且可能有一个特定的硬件平台或接口标准，如MIZ7035，这可能是一个基于ZYNQ 7035的开发板或者一个连接到EMIO的外围模块。...
axi接口 ddr3
01-09
# AXI接口与DDR3内存控制器的相关知识点 ## 概述 本文档主要介绍如何利用Xilinx ISE Design Suite Logic Edition工具集中的组件创建一个基于AXI接口的DDR3多端口内存控制器（MPMC）设计。该设计适用于视频、嵌入式...
基于FPGA的AXI_MIG IP核的DDR3读写验证下篇
weixin_48997912的博客
09-06 1734
主要是芯片信息与编译环境以及目标语言。点击 next。
使用VIVADO中的MIG控制DDR3（AXI接口）四——MIG配置及DDR3读写测试
热门推荐
qq_57541474的博客
11-06 1万+
在之前的内容里，讲述了AXI和DDR3的基本知识，也做了一个用AXI IP核读写BRAM的测试实验。接下来，我们就将这些部分结合在一起，做一个用AXI IP核对DDR3进行读写测试的实验。
AXI_Round_Robin_Arbiter 设计 - AW、W通道部分
Starry__的博客
06-22 1514
还是基于状态机，思路是收到了一包AW通道的数据，记录下它的len，然后根据len和awid收相应的AXI Master的W通道数据，保证AW通道和W通道顺序一致。那权重怎么变化呢？此处想的是每AW和W通道完成一次收数，权重变化一次。注意要保证AW接受和W接收必须来自同一个AXI Master等待某个AW通道与AXI Slave握手完成，即可转入下一状态● 根据req输出grant此处的req其实就是各AXI Master的awvalid组成的多bit数据，而grant就是仲裁的结果。注意在WAIT_AW时状
AXI_DMA协议——手写握手协议读取DDR中数据
weixin_42036328的博客
03-02 7455
文章目录前言一、AXI接口类型有哪些？有什么区别？二、二、使用步骤1.引入库2.读入数据总结 前言 PL（FPGA）从PS(ARM)端DDR处读数据，使用zynq7平台，读数据采用AXI-full接口，握手协议以及异步FIFO处理均设涉及。有助于您了解AXI接口、AXI_DMA读数据操作、异步FIFO的使用。 一、AXI接口类型有哪些？有什么区别？ AXI 全称是Advance eXtensible Interface 的缩写，是一种面向高性能、高带宽、低延迟的片内总线。主要分为三个类型接口：AXI.
DDR3 控制器 MIG IP 详解完整版 （AXI4&Vivado&Verilog）
小王在努力...的博客
04-11 6607
本节主要是介绍 Xilinx DDR 控制器 IP 的创建流程、IP 用户使用接口 AXI 协议介绍和IP 对应的 Example Design 的仿真和上板验证。
基于FPGA+MIG+AXI4实现DDR3 SDRAM读写操作仿真（附代码+各模块仿真时序图）
xingchenfeiying的博客
04-13 2384
以“代码+仿真图+文字”形式，万字长篇手把手分析Xilinx FPGA如何实现DDR3 SDRAM读写操作。
MIZ7035上的AXI接口的MIG测试
祥瑞的技术博客
01-22 2724
目的：运用axi协议从MIG接口调用DDR AXI接口的MIG测试【MIZ7035】 目录 新建Vivado工程 AXI接口的MIG IP PS DDR配置 Block Design SDK 新建Vivado工程 新建工程，点击Next 选型xc7z035ffg676-2 点击Next，Finish 新建BD，点击OK AXI接口的MIG IP...
xc7z的mig配置
08-17
在配置xc7z的MIG（Memory Interface Generator）时，你可以使用以下引用内容作为参考。 引用` 用于设置`clk100m_i`端口的VCCAUX_IO属性为DONTCARE。 引用` 用于设置`clk100m_i`端口的IO标准为SSTL15。 引用` 用于设置`init_calib_complete`端口的管脚为K10。 根据这些引用内容，你可以按照以下步骤来配置xc7z的MIG： 1. 设置`clk100m_i`端口的VCCAUX_IO属性为DONTCARE，使用命令`set_property VCCAUX_IO DONTCARE [get_ports clk100m_i`。 2. 设置`clk100m_i`端口的IO标准为SSTL15，使用命令`set_property IOSTANDARD SSTL15 [get_ports clk100m_i`。 3. 设置`init_calib_complete`端口的管脚为K10，使用命令`set_property PACKAGE_PIN K10 [get_ports init_calib_complete`。 通过以上配置步骤，你可以正确地配置xc7z的MIG。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [MIZ7035上的AXI接口的MIG测试](https://blog.youkuaiyun.com/weixin_36474809/article/details/86594205)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v92^chatsearchT0_1"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值