vacajk的博客

因为摄像头输出的LVDS信号速率会达到600Mbps，我们将不能够通过FPGA的I/O接口直接去读取这么高速率的信号。因此，需要使用Xilinx FPGA内的SerDes去实现高速数据的串并转换。

在-01-OV7251摄像头与设计规划【Xilinx-LVDS读写功能实现】中将设计分为了几个步骤，下面将介绍OV7251 LVDS信号模拟输出功能的逻辑设计 。模拟摄像头的输出信号主要是为了方便前期测试和验证，而且本身SerDes的输出信号设计相对输入来说，复杂度要低很多。

1. NEON简介NEON官方的简介网址：NEON NEON的主要特点就是single instruction, multiple data（SIMD），拥有专用的ALU和寄存器（d0-d32,q0-q16），基于这种结构很容易实现数据的并行计算，尤其是数学中的向量计算、音频中双声道数据处理、图像中RGB或RGBA彩色图像处理。 SIMD的运行方式如下图： 2. NEON加速实例，RGB2GR

包含OV7251摄像头输入接口的逻辑代码： https://coding.net/u/vacajk/p/ov7251_camera_zedboard/git/tree/master/Src

在之前设计的OV5640输入接口逻辑上完善了一下代码，暂时出一版IP来用。DVP Timing首先看看OV5640的DVP信号时序： 先不考虑每个信号的具体时序，大致看一看他的波形，可以发现，这是一个很标准的时序。VSYNC是场同步信号，在图像数据发送之前会有一个高电平脉冲；HREF是数据有效信号，高电平时时代表D[9:0]的数据信号有效，可以理解为DE或者Data_valid；HSYNC是行同步

最近做了一块转接板，把OV5640模块接入了FPGA开发板，昨天终于能够正常显示，没有问题了。 后面搞一板稳定的代码，然后把RGB565改成YUV试试显示效果有没有提升。