35、嵌入式系统硬件技术解析

嵌入式系统硬件技术解析

一、可重构逻辑

1.1 可重构逻辑概述

在很多情况下，全定制硬件芯片（ASIC）成本过高，而基于软件的解决方案速度太慢或能耗过大。如果算法能在定制硬件中高效实现，可重构逻辑则提供了一种解决方案。它几乎能达到专用硬件的速度，但与专用硬件不同的是，其执行的功能可以通过配置数据进行更改。

1.2 可重构逻辑的应用领域

• 快速原型设计 ：现代ASIC非常复杂，设计工作量大且耗时久。因此，生成一个原型来测试系统的基本行为是很有必要的。这个原型可以比最终系统成本更高、体积更大、功耗更高，并且可以放宽一些时序约束，只需要具备基本功能即可。
• 小批量应用 ：当预期市场规模太小，不足以支撑开发专用ASIC时，对于那些软件实现速度太慢或效率太低的应用，可重构逻辑是合适的硬件技术。
• 实时系统 ：基于FPGA的设计时序通常非常精确，因此FPGA可用于实现时序可预测的系统。

1.3 可重构硬件的存储

可重构硬件通常包含随机存取存储器（RAM），用于在硬件正常运行期间存储配置。这种RAM通常是易失性的，因此在加电时，配置数据必须从持久存储技术（如只读存储器ROM和闪存）复制到配置RAM中。

1.4 现场可编程门阵列（FPGA）

FPGA是最常见的可重构硬件形式。它可以在制造后进行编程，由处理元件阵列组成。以Xilinx Virtex - II和Virtex - 5阵列为例：
-