ZynqMP Vivado2021.1 bit文件格式解析

原创 已于 2022-03-03 16:31:07 修改 · 3.3k 阅读 · 11 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#ZynqMP

于 2022-03-03 16:27:09 首次发布

前言：

在裸机下运行的需手动加载不同的代码到PL执行。

PS的xilfpga库支持Vivado生成的bit和bin文件及bootgen生成的boot.bin到PL上运行。

Vivado的bit文件是在bin文件头部多了一些描述信息，头部信息长度不固定。

描述信息可以使用file命令查看

 其中我个人最关心的是data length，这个数据长度表示bin文件的长度。

1、准备：

1、创建一个Platform工程。

2、由Vivado生成的1s闪烁LED的PL代码的bit 文件。

Vivado生成bin文件流程 ： 点击Tools -->> Settings... -->>Project Settings -->> Bitstream

怎么解析bit文件头部信息获取bin文件长度，主要参考下面这个网址bit文件格式说明。

最低0.47元/天 解锁文章
Xilinx Bit文件格式详解
whik1194的博客
07-25 6929
文章目录Xilinx Bit文件如何生成Xilinx Bit文件格式参考资料 Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失，量产时将.bit文件转换为.mcs格式文件，固化到外部Flash内。 比如在一些特定情况下，我们只有一个.bit文件，我们如何获取到以下信息呢？ Bit文件所对应的FPGA芯片信息，如型号，封装等 Bit文件所对应的FPGA工程的顶层设计名称 Bit文件所生成的时间，日
Xilinx Bit文件格式详解及嵌入式应用
PynRlang的博客
09-17 2113
综上所述，Bit文件是Xilinx FPGA设备的配置文件，用于定义硬件逻辑和电路的功能。通过生成Bit文件，可以实现对FPGA设备的灵活配置和动态改变，从而提高系统的性能和可重构性。Bit文件头（Bitstream Header）：Bit文件的开头是一个固定的文件头，用于标识文件的类型和版本信息。校验和是通过对文件中的数据进行计算得到的，如果文件在传输或存储过程中发生了错误，校验和将失效。通过加载不同的Bit文件，可以改变FPGA的功能和行为，从而实现系统的灵活性和可重构性。二、Bit文件的生成流程。
vivado bit文件
shuwei1990的博客
05-13 1125
vivado bit文件格式转mcs文件格式
09-21
vivado bit文件格式转mcs文件格式,console命令格式 write_cfgmem -format mcs -interface ………………
ZynqMP Vivado2021.1 PL 点亮LED
sudaroot的博客
11-16 1626
前言： 文章目标：用PL的IO点亮一个LED灯。 硬件环境：Xilinx ZynqMP XCZU4EV-SFVC784-1-I 硬件引脚：LED - AE15， Key- AE14， 200MHz晶振 - AE5 软件环境：Ubuntu20.04LTS + Vivado2021.1 + Vitis2021.1 新建Vivado工程： 1、打开Vivado2021.1，创建一个工程，取消勾选创建子目录（根据实际情况而定）。默认Next。 2、输入选择Xilinx CPU 主控芯片，其余.
精选资源
vivado2021.1安装教程.pdf
08-22
Vivado 2021.1 的安装教程可以分为以下几个步骤进行，这些步骤主要基于Windows系统的安装过程，但也会简要提及Linux系统下的安装要点。 一、下载Vivado 2021.1安装包 访问官网：首先，访问Xilinx的官方网站（如 ...
精选资源
vivado2021.1安装教程.docx
08-21
Vivado 2021.1 的安装教程主要包括以下几个步骤。请注意，以下步骤基于 Windows 系统进行说明，对于其他操作系统（如 Linux），安装过程可能有所不同。 一、下载 Vivado 2021.1 访问官网：首先，你需要访问 Xilinx ...
精选资源
Vivado 2021.1 的详细安装教程（windows）
08-22
Vivado 2021.1 的详细安装教程（windows） Vivado 2021.1 的详细安装教程（windows） Vivado 2021.1 的详细安装教程（windows） Vivado 2021.1 的详细安装教程（windows） Vivado 2021.1 的详细安装教程（windows）
精选资源
vivado2021.1安装教程.zip
08-21
vivado2021.1安装教程
Vivado安装、生成bit文件及烧录FPGA的简要流程
10-22
关于Vivado安装、生成bit文件以及烧录FPGA的简要流程说明
vivado生成ltx文件命令_vivado 下板调试 BIT文件和LTX文件的区别
weixin_32460203的博客
12-30 7293
bit文件包含的内容是如何去配置FPGA里的资源来实现你的设计的逻辑，当然也包含debug core在里面ltx文件是在hardware manager里面如果去显示debug core所连接的带观测信号，比如信号名，位宽，是否是bus，顺序等等如果用SDK工具加载在HW manager里面看到的debug信号跟vivado下载看到的一样的话，那么很可能是SDK下载的时候自动找到了ltx文件读入了...
FPGA开发技能(7)Vivado设置bit文件加密
FPAGer
06-26 4306
本文介绍AES加密算法的原理，加密操作的流程以及加密的作用
ZYNQ　动态更新bit流　ZynqMP PL Programming
maybe_only的博客
01-15 6814
项目最后的几个事宜，本以为很简单，结果深坑不浅。公司为某部分设计的ＸＸ板，设计１２８ＭＢ　QSPI Flash，无ＳＤ卡。先需要在内核启动后动态加载bit流，使用脚本完成。参考Xilinx官方的方案，应该比较简单，但实际上差点坑出翔。 本文内容简介，没时间写的太详细！！！ 1　配置步骤 1.1 Kernel Configuration The following config options h...
Vivado如何生成BIN或MCS文件并烧写到FLASH中
热门推荐
徐大康的博客
11-30 6万+
Vivado如何生成BIN或MCS文件并烧写到FLASH中
zynq的ps中断使用方法
FPGA艺术家的博客
07-24 930
在PS设置中勾选IRQ_F2P，可以看到中断ID的范围：[91:84]，[68:61]，共16个中断，这16个中断的ID的宏定义可以在xparameters_ps.h文件中找到。
FPGA_ZYNQ （PS端）开发流程（Xilinx软件工具介绍）
博客
01-12 1万+
Zynq-7000 系列是赛灵思公司推出的一系列全可编程片上系统，基于 Xilinx SoC 架构。这些产品在单个设备上集成了功能丰富的双核 ARM CortexTM-A9 MPCore 处理系统(PS)和 Xilinx 可编程逻辑(PL)，实现了灵活性，可配置性和性 能的完美结合。双核ARM Cortex-A9 MPCore 处理器是PS的核心，它还包括片 内存储器、外部存储器接口和一组丰富的I/O外设。
每日一题-12.25-bit,bin,mcs的区别
mu_guang_的博客
12-25 5820
6. bit、bin、mcs文件的区别 答：一般用jtag在线进行调试的时候，是把bit文件是program进RAM中进行在线调试，这种方式的优点是，烧写速度快，板子下电即擦除，可以烧其他bit文件覆盖。mcs是burn到板子上的flash中，上电后会自动program到FPGA中，因此烧写进flash，需要断电重启。bin是内核加载，也是烧写进flash，上电加载。一般默认生成的是bit文件，...
FPGA配置相关
voiue的博客
09-02 1843
由于Xilinx多数系列FPGA的配置bitstream的最小寻址单位是frame（1bit宽，以芯片高为长），所以配置 的最小单位必须是frame，这样就限制了重构区域的划分必须是纵向的一维划分(芯片的左下是坐标原点，纵向划分指划分X轴，不划分Y轴)，因为如果横向 的划分，一个frame就会被分开，在配置时无法寻址。这就产生问题，因为DCI匹配需要时间，我们的问题就是，过了一段时间，DCI匹配完毕了，但是CCLK却没有 了，因此FPGA一直处在Start UP的前2个Phase上，不会到DONE。
vivado2021.1 zynq7100
最新发布
02-27
### Vivado 2021.1 Zynq-7100 配置教程 #### 一、准备工作 为了顺利配置 Vivado 2021.1 版本并支持 Zynq-7100 系列 FPGA，需先完成必要的前期工作。 ##### 软硬件环境搭建 确保拥有合适的软硬件条件是成功安装和使用 Vivado 的基础。具体而言： - **硬件平台**：Xilinx ZYNQ-7000 开发板[^4]。 - **操作系统**：推荐 Ubuntu 18.04 或 Windows 10；Linux 平台下还需设置好虚拟机（如 VMware Workstation），以便于后续操作。 ##### 工具链获取 前往 Xilinx 官方网站下载适用于目标系统的 Vivado 2021.1 安装包以及相关补丁文件。注意检查所选版本是否兼容当前使用的 OS 类型及架构。 #### 二、Vivado 安装流程 按照官方文档指示逐步执行安装过程中的各项指令，特别关注以下几点： - 执行命令 `source /tools/Xilinx/Vivado/2021.1/settings64.sh` 来初始化环境变量，使终端能够识别新安装的工具集[^2]。 - 使用图形界面引导式向导简化初次接触者的上手难度，期间可根据个人需求自定义组件选项[^1]。 #### 三、项目创建与基本设置 启动应用程序后，在新建工程对话框内指定器件型号为 Zynq-7100，并选取恰当的设计模式——例如 HLS (High-Level Synthesis)，用于加速算法移植至硬件描述语言的过程[^3]。 ```bash # 初始化环境变量 source /tools/Xilinx/Vivado/2021.1/settings64.sh ``` #### 四、PL端实现LED流水灯功能 针对 PL(可编程逻辑)部分的应用场景设计，这里给出一个简单的例子来展示如何控制外部 LED 发光管形成流动效果。 ```verilog module led_blink ( input wire clk, // 输入时钟信号 output reg [3:0] leds// 输出给四个led的状态位宽 ); always @(posedge clk) begin static int cnt; if(cnt >= 99_999_999)begin cnt <= 0; // 计数器清零 leds <= {leds[2:0],leds[3]};// 循环移位显示 end else begin cnt <= cnt + 1'b1; end end endmodule ``` 此段 Verilog 代码实现了每秒钟更新一次 LED 显示状态的效果，通过调整内部计数值大小可以改变闪烁频率。 #### 五、PS端裸机程序编写 对于 PS(处理系统)侧的任务，则可通过 C/C++ 编写底层驱动函数访问外设资源，比如利用 UART 进行字符传输输出调试信息到串口监视窗口中去。 ```c #include <stdio.h> int main(){ while(1){ printf("Hello from Zynq!\r\n"); usleep(1e6); // 延迟一秒再发送下一帧数据 } } ``` 上述实例展示了最基础的消息循环机制，实际应用当中可能涉及到更复杂的业务逻辑处理。 #### 六、生成 BOOT.BIN 文件 最后一步就是把之前编译好的比特流映像同其他必要组成部分打包成单一镜像文件供烧录加载之用。这通常借助 SDK 提供的相关工具完成。 ```shell bootgen -image system_wrapper.bif -arch zynq -o BOOT.bin ``` 以上即完成了整个基于 Vivado 2021.1 对应 Zynq-7100 平台的基础入门指导。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值